# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-249625 (P2001-249625A)

(43)公開日 平成13年9月14日(2001.9.14)

(51) Int.Cl.7		識別記号	FΙ		<del>,</del>	₹3}*( <b>参考</b> )
G09F	9/30	3 3 0	G09F	9/30	3 3 0 Z	2H091
G02F	1/1335	500	G 0 2 F	1/1335	500	2H092
	1/1368			1/136	500	5 C O 9 4
H01L	29/786		H01L	29/78	6 1 2 C	5 F 1 1 0
					619B	

審査請求 未請求 請求項の数30 OL (全 25 頁)

(21)出願番号	特顧2000-271562(P2000-271562)	(71)出願人
(62)分割の表示	特願2000-591472(P2000-591472)の	
	分動	

(22)出顧日 平成11年12月27日(1999.12.27)

(31)優先権主張番号 特願平10-373588

(32) 優先日 平成10年12月28日(1998.12.28)

(33)優先權主張国 日本(JP)

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 村出 正夫

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内

(74)代理人 100093388

弁理士 鈴木 喜三郎 (外2名)


最終頁に続く

# (54) 【発明の名称】 電気光学装置及びその製造方法並びに電子機器

#### (57) 【要約】

【課題】 TFTアクティブマトリクス駆動方式の電気 光学装置において、比較的簡単な構成で、画素電極と半 導体層とを中継しつつ画素開口率を高め、高品位の画像 表示を可能とする。

【解決手段】 画索電極及びTFT間は、第1バリア層 (80a) を中継してコンタクトホール (8a) 及びコンタクトホール (8b) により電気接続される。第2バリア層 (80b) は、データ線 (6a) より幅広に設けられており、その一端が画素電極 (9a) に重なって、画素開口領域を規定する。



【特許請求の範囲】

【請求項1】 基板に、

複数の走査線と、

複数のデータ線と、

前記各走査線及び前記各データ線の交差に対応して配置 された薄膜トランジスタと画素電極と、

前記薄膜トランジスタのソース及びドレイン領域を構成 する半導体層と前記画素電極との間に介在し、前記半導 体層と電気的に接続され且つ前記画素電極と電気的に接 続された遮光性の第1導電層と、

前記第1導電層と同一膜からなり、平面的に見て前記デ ータ線に少なくとも部分的に重なっている第2導電層と を備えたことを特徴とする電気光学装置。

【請求項2】 前記第2導電層は平面的に見て少なくと も部分的に前記画素電極に重なっていることを特徴とす る請求項1に記載の電気光学装置。

【請求項3】 前記第1導電層は、前記半導体層と第1 コンタクトホールを介して電気的に接続され且つ前記画 素電極と第2コンタクトホールを介して電気的に接続さ 装置。

【請求項4】 前記データ線は、前記半導体層と第3コ ンタクトホールを介して電気的に接続されたことを特徴 とする請求項1から3のいずれか一項に記載の電気光学 装置。

【請求項5】 前記データ線は、平面的に見て前記画素 電極に少なくとも部分的に重ならないことを特徴とする 請求項1から4のいずれか一項に記載の電気光学装置。

【請求項6】 前記第2導電層は、定電位線に電気的に 接続されていることを特徴とする請求項1から5のいず 30 ールを介して前記容量線に電気的に接続されていること れか一項に記載の電気光学装置。

【請求項7】 前記半導体層のうち少なくともチャネル 領域の前記基板側に下地絶縁膜を介して形成された遮光 膜を更に備えたことを特徴とする請求項1から6のいず れか一項に記載の電気光学装置。

【請求項8】 前記第1導電層及び前記第2導電層は、 高融点金属を含むことを特徴とする請求項1から7のい ずれか肘項に記載の電気光学装置。

【請求項9】 前記第2導電層と前記データ線とは、層 間絶縁膜を介して少なくとも部分的に対向配置されたこ とを特徴とする請求項1から8のいずれか一項に記載の 電気光学装置。

【請求項10】 前記画素電極に接続された蓄積容量を 更に備えたことを特徴とする請求項1から9のいずれか 一項に記載の電気光学装置。

【請求項11】 前記第1導電層及び前記第2導電層 は、前記走査線及び前記蓄積容量の一方の電極上に絶縁 膜を介して設けられていることを特徴とする請求項10 に記載の電気光学装置。

容量電極と前記蓄積容量の一方の電極である第2蓄積容 量電極とが第1誘電体膜を介して対向配置され、前記第 2 蓄積容量電極と前記第1導電層の一部からなる第3蓄 積容量電極とが第2誘電体膜を介して対向配置されて前 記蓄積容量が形成されていることを特徴とする請求項1 1に記載の電気光学装置。

【請求項13】 前記第2導電層は、前記第2蓄積容量 電極に接続されたことを特徴とする請求項10から12 のいずれか一項に記載の電気光学装置。

【請求項14】 前記第2導電層は、第4コンタクトホ ールを介して前記第2蓄積容量電極に電気的に接続され ており.

前記第4コンタクトホールは、前記第1コンタクトホー ルを開孔する工程と同一工程により開孔されていること を特徴とする請求項13に記載の電気光学装置。

【請求項15】 前記第2蓄積容量電極は延設されて容 量線であることを特徴とする請求項12に記載の電気光 学装骨.

【請求項16】 前記第2 蓄積容量電極は前記遮光膜と れたことを特徴とする請求項1又は2に記載の電気光学 20 接続されてなることを特徴とする請求項13に記載の電 気光学装置。

> 【請求項17】 前記遮光膜は容量線を兼ね、前記第2 蓄積容量電極は、前記基板上における平面形状が相隣接 するデータ線間を前記走査線に沿って伸び、各画素電極 毎に島状に構成されているとともに、前記遮光膜に接続 されてなることを特徴とする請求項16に記載の電気光 学装置。

> 【請求項18】 前記遮光膜は、前記第4コンタクトホ ールとは異なる平面位置に開孔された第5コンタクトホ を特徴とする請求項15に記載の電気光学装置。

【請求項19】 前記第2導電層と前記遮光膜とは前記 第2蓄積容量電極を介して電気的に接続されてなり、前 記第2導電層と前記遮光膜とは隣接する画素電極に接続 されてなることを特徴とする請求項10から18のいず れか一項に記載の電気光学装置。

【請求項20】 前記第1導電層及び前記第2導電層 は、前記データ線よりも下層に設けられていることを特 徴とする請求項1から19のいずれか一項に記載の電気 40 光学装置。

【請求項21】 前記第2導電層は、平面的に見て島状 に設けられており、画素開口領域のうち前記データ線に 沿った領域を少なくとも部分的に規定することを特徴と する詣求項1から20のいずれか一項に記載の電気光学

【請求項22】 前記第1導電層及び前記第2導電層 は、前記データ線よりも上層に設けられていることを特 徴とする請求項1から10のいずれか一項に記載の電気 光学装置。

【請求項12】 前記半導体層の一部からなる第1蓄積 50 【請求項23】 前記第2導電層は、平面的に見て前記

第1導電層が存在する領域を除き格子状に設けられており、画素開口領域の前記データ線及び前記走査線に沿った領域を規定することを特徴とする請求項22に記載の電気光学装置。

【請求項24】 前記半導体層と前記第1導電層とは前記データ線と同一膜からなる中継導電層を介して接続されていることを特徴とする請求項22又は23に記載の電気光学装置。

【請求項25】 前記画素電極に接続された蓄積容量を 有し、

前記データ線は前記蓄積容量の一方の電極と前記第2導 電層との間に層間絶縁膜を介して扶持されたことを特徴 とする請求項24に記載の電気光学装置。

【請求項26】 基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、

前記基板にソース領域、チャネル領域及びドレイン領域 となる半導体層を形成する工程と、

前記半導体層上に絶縁薄膜を形成する工程と、

前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形成する工程と、

前記走査線及び前記一方の電極上に第1層間絶縁膜を形成する工程と、

前記絶縁薄膜及び前記第1層問絶縁膜に前記半導体層に 通じる第1コンタクトホールを開孔する工程と、

前記第1層間絶縁膜上に、前記第1コンタクトホールを介して前記半導体層に電気的に接続されるように遮光性の第1導電層と前記第1導電層と同一膜から第2導電層を形成する工程と、

前配第1導電層及び前記第2導電層上に第2層間絶縁膜を形成する工程と、

前記第2層間絶縁膜上にデータ線を形成する工程と、 前記データ線上に第3層間絶縁膜を形成する工程と、 前記第2層間絶縁膜及び前記第3層間絶縁膜に前記第1 導電層に通じる第2コンタクトホールを開孔する工程 と

前記第2コンタクトホールを介して前記第1導電層に電気的に接続されるように画素電極を形成する工程とを有し、前記第2導電層は、平面的に見て前記データ線に少 40 なくとも部分的に重なるように形成されていることを特徴とする電気光学装置の製造方法。

【請求項27】 前記第2層間絶縁膜を形成する工程の後に、前記第2層間絶縁膜に前記半導体層に通じる第3コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第3コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、

前記第1コンタクトホールを開孔する工程において、前の電極に通じる第5コンタクトホールを開孔し、前記第記第1コンタクトホールを開孔すると同時に前記第1層 50 2導電層を形成する工程において、前記第5コンタクト

間絶縁膜に前記蓄積容量の一方の電極に通じる第4コンタクトホールを開孔し、前記第2導電層を形成する工程において、前記第4コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第2導電層を形成することを特徴とする請求項23に記載の電気光学装置の製造方法。

【請求項28】 基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタの接続された画10 素電極とを有する電気光学装置の製造方法において、

前記基板にソース領域、チャネル領域及びドレイン領域 となる半導体層を形成する工程と、

前記半導体層上に絶縁薄膜を形成する工程と、

前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形成する工程と、

前記走査線及び蓄積容量の一方の電極上に第1層間絶縁 膜を形成する工程と、

前記第1層間絶縁膜に前記半導体層に通じる第1コンタクトホールを開孔する工程と、

20 前記第1層間絶縁膜上にデータ線を形成すると同時に前 記第1コンタクトホールを介して前記半導体層に電気的 に接続されるように前記データ線と同一膜から中継導電 層を形成する工程と、

前記データ線及び前記中継導電層上に第2層間絶縁膜を 形成する工程と、

前記第2層間絶縁腺に前記中継導電層に通じる第2コンタクトホールを開孔する工程と、

前記第2届間絶縁膜上に前記第2コンタクトホールを介して前記中継導電層に電気的に接続されるように遮光性 30 の第1導電層を形成すると同時に、前記第1導電層と同一膜からなる第2導電層を前記データ線に平面的に重なるように形成する工程と、

前記第1導電層及び前記第2導電層上に第3層間絶縁膜 を形成する工程と、

前記第3層間絶縁膜に前記第1導電層に通じる第3コンタクトホールを開孔する工程と、

前記第3コンタクトホールを介して前記第1導電層に電気的に接続されるように画素電極を形成する工程とを含むことを特徴とする電気光学装置の製造方法。

6 【請求項29】 前記第1層問絶縁膜を形成する工程の後に、前記第1層間絶縁膜に前記半導体層に通じる第4コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第4コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、

前記第2コンタクトホールを開孔する工程において、前記第2コンタクトホールを開孔すると同時に前記第1層間絶縁膜及び前記第2層間絶縁腺に前記蓄積容量の一方の電極に通じる第5コンタクトホールを開孔し、前記第2道程展を形成する工程において、前記第5コンタクト

ホールを介して前記蓄積容量の一方の電極に電気的に接 続されるように前記第2導電層を形成することを特徴と する請求項24に記載の電気光学装置の製造方法。

【請求項30】 請求項1から請求項25のいずれか一 項に記載の電気光学装置を有することを特徴とする電子 機器。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、電気光学装置及び その製造方法の技術分野に属し、特に画素電極と画素ス 10 イッチング用の薄膜トランジスタ(Thin Film Transist or以下適宜、TFTと称す)との間で電気的な導通を良 好にとるための中継用の導電層を備える電気光学装置及 びその製造方法並びに電子機器の技術分野に属する。

# [0002]

【従来の技術】従来この種の電気光学装置は、一対の基 板間に液晶等の電気光学物質が扶持されてなり、一方の 基板の一例であるTFTアレイ基板には、マトリクス状 に複数の画素電極が設けられ、他方の基板の一例である 対向基板には、各画素における画素開口領域(即ち、各 20 的には表示画像の劣化を招くという問題点がある。 画素における電気光学物質部分を光が通過する領域)を 規定するために、遮光膜が画素電極の間隙に対応して格 子状に設けられるのが一般的である。この場合、各画素 電極の周りで光漏れにより表示画像におけるコントラス ト比が低下しないようにするため、平面的に見て各画素 電極に格子状の遮光膜が若干重なるように構成されてい る。この際特に、対向基板側に設けられた遮光膜は、画 素電極から電気光学物質等を介して比較的離れているた めに、斜めに入射する光や両基板の貼り合わせずれを考 感して、上述の如き画素電極と遮光膜とは、かなりのマ 30 製造方法を提供することを課題とする。 ージンで重ねる必要がある。これは、画素開口率(即 ち、各画素における画素開口領域が占める率)を高める 際の大きな障壁となる。

【0003】そこで最近では、明るい画像表示を行うと いう一般的な要請の下、各画素における画素開口率を高 めるために、対向基板側の遮光腺だけで画素開口領域を 規定するのではなく、データ線をAl(アルミニウム) 等の遮光性材料から画素電極の縦方向の隙間を覆うよう に幅広に形成することにより、各画素開口領域を部分的 に規定する技術も一般化している。この技術によれば、 データ線によって画素開口領域を部分的に規定するよう にしたので、画素開口率を高めることができる。

【0004】他方、この種の電気光学装置においては、 各画素電極と、例えば各画素に設けられたTFT等のス イッチング素子とは、相互に接続される必要があるが、 両者間には、走査線、容量線、データ線等の配線及びこ れらを相互に電気的に絶縁するための複数の層間絶縁膜 を含む、例えば1000nm (ナノメーター) 程度又は それ以上に厚い積層構造が存在するため、両者間を電気 的に接続するためのコンタクトホールを開孔するのが困 50 【0011】また、第2導電層は平面的に見て前記デー

難となる。

【0005】この種の電気光学装置における表示画像の 高品位化という一般的な要請の下では、画素ピッチの微 細化、画素開口率の向上、画素電極への画像信号の安定 供給等が重要となる。

【0006】しかしながら、前述したデータ線で画素開 口領域を部分的に規定する技術によれば、データ線と画 素電極とが層間絶縁膜を介して部分的に重なっているた め、各画素に設けられたTFTについて考えれば、上述 したデータ線と画素電極との重なりに応じてソースとド レインとの間に寄生容量が生じてしまう。ここで一般 に、データ線を介して画像信号が供給されるTFTは、 1フレーム期間に亘って画像信号に応じた一定電位を画 素電極に保持させるようにスイッチング動作するが、こ の期間中にデータ線は、他行のTFTに供給される画像 信号の電位に頻繁に振れるので、上述のソースとドレイ ンとの間の寄生容量により、TFTが異常動作して画素 電極に保持させるべき電圧がリークしてしまう。この結 果、画素電極への画像信号の供給が不安定となり、最終

【0007】一方、この種の電気光学装置における装置 構成の単純化や低コスト化という一般的な要請の下で は、何らかの機能を付加或いは向上させる際にも、積層 構造中の導電層や絶縁膜の数をむやみに増加させないこ と、或いは一つの膜を複数機能を果たすために有効利用 することが重要となる。

【0008】本発明は上述の問題点に鑑みなされたもの であり、比較的簡単な構成を有しており、画素開口率が 高く、高品位の画像表示が可能な電気光学装置及びその

#### [0009]

【課題を解決するための手段】本発明の電気光学装置は 上記課題を解決するために、基板に、複数の走査線と、 複数のデータ線と、前記各走査線及び前記各データ線の 交差に対応して配置された薄膜トランジスタと画素電極 と、前記薄膜トランジスタのソース及び、ドレイン領域 を構成する半導体層と前記画素電極との間に介在し、前 記半導体層と電気的に接続され且つ前記画素電極と電気 的に接続された遮光性の第1導電層と、前記第1導電層 40 と同一膜からなり、平面的に見て前記データ線に少なく とも部分的に重なっている第2導電層とを備える。 【0010】本発明の電気光学装置の構成によれば、第 1 導電層は、半導体層と画素電極との間に介在してお り、一方で半導体層と電気的に接続されており、他方 で、画素電極と電気的に接続されている。従って、第1 道電層は、画素電極と半導体層のドレイン領域とを電気 的に接続するための中継用の導電層として機能し、例え ば、両者間を一つのコンタクトホールを介して直接接続 する場合の困難性を回避することが可能となる。

(5)

タ線に少なくとも部分的に重なっているため、データ線 に加えて第2導電層により各画素の遮光を冗長させるこ とが可能となる。

【0012】本発明の電気光学装置の一の態様におい て、前記第2導電層は平面的に見て少なくとも部分的に 前記画素電極に重なっている。

【0013】この構成によれば、平面的に見て少なくと も部分的に隣接する画素電極の間に形成される第2導電 層は、特に画素電極に重なっている。このため、この画 素における画素開口領域を少なくとも部分的に規定でき る。この際特に、第2導電層により画素開口領域が規定 された個所では、平面的に見て画素電極と第2導電層と の間に隙間はないため、そのような隙間を介しての光漏 れは起こらない。この結果、最終的には、コントラスト 比が高められる。同時に、第2導電層により画素開口領 域が規定された個所では、従来のようにデータ線で画素 開口領域を規定する必要はないため、データ線と画素電 極とを重ねる必要もなくなる。この結果、データ線と画 素電極とが層間絶縁膜を介して重なる構造により、各画 20 くとも部分的に重ならない。 素における薄膜トランジスタのソースとドレインとの間 の寄生容量を発生させないで済む。このため、1フレー ム等の所定周期内に他行の薄膜トランジスタに供給され る画像信号の電位に頻繁に振れるデータ線の当該電位揺 れに起因して、上述のソースとドレインとの間の寄生容 量により薄膜トランジスタが異常動作して、画素電極に 保持させるべき電圧がリークする事態を未然に防げる。 即ち、画像信号に応じた一定電位を画素電極に保持させ るように薄膜トランジスタはスイッチング動作し、デー タ線及び薄膜トランジスタを介して画素電極へ画像信号 30 を安定供給でき、最終的には、フリッカやラインムラの 低減により表示画像の高品位化が可能となる。

【0014】更に、第1導電層に、薄膜トランジスタと 画素電極とを中継する機能を持たせると共に、この第1 導電層と同一膜からなる第2導電層に、画像信号の安定 供給を可能ならしめつつ画案開口領域を規定する機能を 持たせているので、全体として、積層構造及び製造プロ セスの単純化並びに低コスト化を図れる。

【0015】本発明の電気光学装置の他の態様におい て、前記第1導電層は、前記半導体層と第1コンタクト ホールを介して電気的に接続され且つ前記画素電極と第 2コンタクトホールを介して電気的に接続される。

【0016】この構成によれば、画素電極から半導体層 のドレイン領域まで一つのコンタクトホールを開孔する 場合と比較して、コンタクトホールの径を小さくでき る。即ち、一般にコンタクトホールを深く開孔する程、 エッチング精度は落ちるため、薄い半導体層における突 き抜けを防止するために、コンタクトホールの径を小さ くできるドライエッチングを途中で停止して、最終的に ウェットエッチングで半導体層まで開孔するように工程 50 当該電気光学装置の動作時において、投射光、裏面反射

を組まねばならないので、指向性のないウェットエッチ ングによりコンタクトホールの径が広がらざるを得ない のである。これに対して本態様では、画素電極と半導体 層間を2つの直列な第1及び第2コンタクトホールによ り接続すればよいので、各コンタクトホールをドライエ ッチングにより開孔することが可能となるか、或いは少 なくともウェットエッチングにより開孔する距離を短く することが可能となる。この結果、各コンタクトホール の径を夫々小さくでき、第1又は第2コンタクトホール 素電極と部分的に重なった第2導電層部分により、各画 10 の上方に位置する画素電極部分における平坦化が促進さ れる。

> 【0017】本発明の電気光学装置の他の態様によれ ば、前記データ線は、前記半導体層と第3コンタクトホ ールを介して電気的に接続される。

> 【0018】この構成によれば、データ線と半導体層の ソース領域との電気的な接続が第3コンタクトホールを 介して良好に得られる。

【0019】本発明の電気光学装置の他の態様によれ ば、前記データ線は、平面的に見て前記画素電極に少な

【0020】この構成によれば、データ線と画素電極と はできるだけ重ならないように形成することで、データ 線と画素電極とを重ねるようにした場合と比較して、デ ータ線と画素電極との間における寄生容量を確実に低減 できる。従って、特に画素電極における電圧が安定して フリッカやラインムラを低減できる。

【0021】更に、データ線と画素電極とが層間絶縁膜 を介して重なった個所おいて発生する可能性が高い両者 間の電気的ショート(短絡)等の欠陥の発生を抑えるこ とができ、最終的には装置欠陥率の低下、製造時の歩留 まり向上が図られる。

【0022】本発明の電気光学装置の他の態様よれば、 前記第2導電層は、定電位線に電気的に接続されてい

【0023】この構成によれば、少なくとも部分に重な っている画素電極と第2導電層との間には、多少の寄生 容量が付くが、第2導電層の電位が定電位に保たれてい る。このため、画素電極と第2導電層との間の寄生容量 を介して、第2導電層の電位変動が画素電極の電位に及 40 ぼす悪影響を低減でき、画素電極おける電圧がより安定 してフリッカやラインムラを更に低減できる。

【0024】本発明の電気光学装置の他の態様によれ ば、前記半導体層のうち少なくともチャネル領域の前記 基板側に下地絶縁膜を介して形成された遮光膜を更に備

【0025】この構成によれば、半導体層のうち少なく ともチャネル領域の基板側に下地絶縁膜を介して形成さ れた遮光膜により、TFTアレイ基板側からの光に対す るチャネル領域の遮光を行うことができる。このため、

(6)

光、反射光等の薄膜トランジスタへの光照射に起因して 発生する、チャネル領域における光リークを低減し、薄 膜トランジスタの特性変化や劣化を低減しつつ高品位の 画像表示が可能となる。

【0026】本発明の電気光学装置の他の態様によれ ば、前記第1導電層及び前記第2導電層は、髙融点金属 を含む。

【0027】この構成によれば、凱導電層及び箭2導電 層は、例えば、Ti (チタン)、Cr (クロム)、W ン) 及び Pb (鉛) のうちの少なくとも一つを含む、金 属単体、合金、金属シリサイド等からなる。このため、 製造プロセスにおいて第1導電層及び第2導電層形成後 に行われる各種工程における高温処理で当該第1導電層 及び第2導電層が変形したり破壊したりすることはな

【0028】本発明の電気光学装置の他の態様によれ ば、前記第2導電層と前記データ線とは、層間絶縁膜を 介して少なくとも部分的に対向配置される。

【0029】この構成によれば、保持すべき画像信号に 20 応じて電位が変動する画素電極との間ではなく、電位が より安定した第2導電層との間で、データ線に容量が付 加されるので、データ線の電位揺れを招かないようにし つつ適度に増加させることが可能ヒなる。特に画素ピッ チを微細化して、これに伴いデータ線幅を微細化して も、第2導電層との間の容量を増加させることにより、 データ線の容量不足を抑えることができ、当該データ線 を介しての画像信号の画素電極への供給における書き込 み能力不足を阻止できる。

【0030】本発明の電気光学装置の他の態様によれ ば、前記画素電極に接続された蓄積容量を更に備える。 【0031】この構成によれば、蓄積容量により、画素 電極における画像信号の電圧保持時間を遥か長くするこ とができ、コントラスト比を非常に効率良く高められ

【0032】この態様では、前記第1導電層及び第2導 電層は、前記走査線及び前記蓄積容量の一方の電極上に 絶縁膜を介して設けられてもよい。

【0033】この構成によれば、走査線及び蓄積容量の 一方の電極上に絶縁膜を介して設けられた第1導電層に より、画素電極と半導体層とを中継可能であり、走査線 及び蓄積容量の一方の電極上に絶縁膜を介して設けられ た第2導電層により、画素開口領域を規定可能であり、 更に第2導電層と蓄積容量の一方の電極との間で容量を 簡単に構成可能となる。

【0034】この蓄積容量を更に備えた態様では、前記 半導体層の一部からなる第1蓄積容量電極と前記蓄積容 量の一方の電極である第2蓄積容量電極とが第1誘電体 膜を介して対向配置され、前記第2蓄積容量電極と前記 第1導電層の一部からなる第3蓄積容量電極とが前記絶 50 ていてもよい。

縁膜である第2誘電体膜を介して対向配置されて前記蓄 積容量が形成されてもよい。

【0035】この構成によれば、半導体層の一部からな る第1蓄積容量電極と蓄積容量の一方の電極である第2 蓄積容量電極とが第1誘電体膜を介して対向配置され、 第1の蓄積容量が構成され、他方で、第2蓄積容量電極 と第1導電層の一部からなる第3蓄積容量電極とが第2 誘電体膜を介して対向配置されて第2の蓄積容量が構成 される。そして、これら第1及び第2の蓄積容量から各 (タングステン)、Ta(タンタル)、Mo(モリブデ 10 画素電極に蓄積容量が形成されるので、非画素開口領域 を有効利用して、しかも立体的な構造を利用して比較的 大容量の蓄積容量を構築できる。

> 【0036】この蓄積容量を更に備えた態様では、前記 第2導電層は、前記第2蓄積容量電極に接続されてもよ

> 【0037】この構成によれば、少なくとも部分的に重 なっている画素電極と第2導電層との間には、多少の寄 生容量が付くが、第2導電層の電位が第2蓄積容量電極 の電位に保たれる。

【0038】このように第2導電層を第2蓄積容量電極 に接続する場合には、前記第2導電層は、第4コンタク トホールを介して前記第2蓄積容量電極に接続されてお り、前記第4コンタクトホールは、前記第1コンタクト ホールを開孔する工程と同一工程により開孔されてもよ い。

【0039】この構成によれば、比較的容易に第2導電 層を第2蓄積容量電極に接続でき、しかも、第1コンタ クトホールを開孔するのと同時に第4コンタクトホール を開孔するので、製造プロセスの単純化に役立つ。

30 【0040】ここの第2蓄積容量電極は建設されて容量 線としてもよい。

【0041】この構成によれば、容量線は、定電位とさ れるか、或いは少なくとも大容量でありその電位変動は 小さい。このため、画素電極と第2導電層との間の寄生 容量を介して、第2導電層の電位変動が画素電極の電位 に及ぼす悪影響を低減できる。

【0042】この第2蓄積容量電極は遮光勝と接続され ていても良い。

【0043】この構成によれば、第2蓄積容量電極及び 40 遮光膜の電位を同一にでき、第2蓄積容量電極及び遮光 腺のいずれか一方を所定電位とする構成を採れば、他方 の電位も所定電位とできる。この結果、第2蓄積容量電 極や遮光膜における電位揺れによる悪影響を低減でき る。また、遮光膜からなる配線と容量線とを相互に冗長 配線として機能させることができる。

> 【0044】この遮光膜は容量線を兼ね、前記第2蓄積 容量電極は、前記基板上における平面形状が相隣接する データ線間を前記走査線に沿って伸び、各画索電極毎に 島状に構成されているとともに、前記遮光膜に接続され

【0045】この構成によれば、第2蓄積容量電極を画 素電極毎に島状に構成することができるため、画素開口 率を向上させることができる。また、第2蓄積容量も配 線とすれば、遮光膜とともに容量線の冗長配線にするこ とができる。

【0046】さらに、前記遮光膜は、前記第4コンタク トホールとは異なる平面位置に開孔された第5コンタク トホールを介して前記容量線に電気的に接続されてもよ

【0047】この構成によれば、半導体層のうち少なく ともチャネル領域の基板側に下地絶縁膜を介して形成さ れた遮光膜により、基板側からの光に対するチャネル領 域の遮光を行うことができる。しかも、遮光膜は、導電 性であり、第5コンタクトホールを介して容量線に接続 されているので、遮光膜を容量線の冗長配線として機能 させることが可能となり、容量線の低抵抗化を図ること により容量線の電位をより安定化させることにより、最 終的には、表示画像の高品位化を図れる。また、第4コ ンタクトホールと第5コンタクトホールは、異なる平面 第5コンタクトホールにおける接続不良を防止すること ができる。

【0048】さらに、前記第2導電層と前記遮光膜とは 前記第2蓄積容量電極を介して電気的に接続されてな り、前記第2導電層と前記遮光膜とは隣接する画素電極 に接続されていてもよい。

【0049】この構成によれば、第2導電層を容量線と して利用することができる。また、第2蓄積容量電極を 容量線とし、第2導電層と第2蓄積容量電極とを接続す ることにより、容量線を2重で形成することができ、冗 30 延設部分等により、簡単に光漏れを防止できる。 長構造が実現できる。

【0050】本発明の電気光学装置の他の態様によれ ば、前記第1導電層及び前記第2導電層は、前記データ 線よりも下層に設けられている。

【0051】この構成によれば、データ線よりも下層に 設けられた第1導電層により、画素電極と半導体層とを 中継可能であり、データ線よりも下層に設けられた第2 導電層により、画素開口領域を規定可能であり、更に第 1 導電層と第2 蓄積容量電極との間で容量を簡単に構成 可能となる。

【0052】本発明の電気光学装置の他の態様によれ ば、前記第2導電層は、平面的に見て島状に設けられて おり、画素開口領域のうち前記データ線に沿った領域を 少なくとも部分的に規定する。

【0053】この構成によれば、平面的に見て島状に設 けられた第2導電層により、画素開口領域のうちデータ 線に沿った領域を少なくとも部分的に規定可能である。 例えば、データ線に沿った画素開口領域のうち、薄膜ト ランジスタのチャネル領域やデータ線と半導体層とを接 続するコンタクトホールが開孔された領域を除く大部分 50 てもよい。

の領域に第2導電層を形成することができ、この大部分 の領域における画素開口領域を当該第2導電層で規定す ることが可能である。

【0054】或いは、本発明の電気光学装置の他の態様 によれば、前記第1導電層及び前記第2導電層は、前記 データ線よりも前記基板から遠い層として、即ち上層に 設けられていることを特徴とする。

【0055】この構成によれば、データ線よりも基板か ら遠い層として設けられた第1導電層により、画素電極 10 と半導体層とを中継可能であり、データ線よりも上層に 設けられた第2導電層により、画素開口領域を規定可能 である。この場合特に、第2導電層を、データ線上の全 領域に層間絶縁膜を介して設けてもよいし、走査線上に 層間絶縁膜を介して設けてもよい。また、第1導電層と 画素電極とを接続するコンタクトホールの位置は、非開 口領域内であれば任意の位置に設定できるので、設計自 由度が増し有利である。

【0056】この態様では、前記第2導電層は、平面的 に見て前記第1導電層が存在する領域を除き前記格子状 位置に形成することにより、第4コンタクトホール及び 20 に設けられており、画素開口領域の前記データ線及び前 記走査線に夫々沿った領域を規定するように構成しても よい。

> 【0057】この構成によれば、第2導電層は、第1導 電層が存在する領域を除き格子状に設けられているの で、画素開口領域のデータ線及び走査線に夫々沿った領 域を規定すること、即ち画素開口領域の輪郭の全てを規 定することも可能である。尚、第1導電層と第2導電層 との間隙については、例えば、対向基板側の遮光膜、薄 膜トランジスタの下側の薄膜トランジスタ、データ線の

> 【0058】この第1導電層及び第2導電層が上層に設 けられた態様では、前記半導体層と前記第1導電層とは 前記データ線と同一膜からなる中継導電層を介して接続 されていてもよい。

【0059】この構成によれば、データ線よりも上層に 設けられた第1導電層で、画素電極からデータ線と同一 層からなる中継導電層までを電気的に接続し、この中継 導電層により更に半導体層までを電気的に接続するよう にしたので、二つの中継用の導電層である第1導電層と 40 中継導電層により、画素電極から半導体層までを良好に 中継可能となる。特にデータ線を構成するAI膜と画素 電極を構成するITO(Indium Tin Oxide)膜との電気 的な相性が悪い場合にも、これら両者と電気的に相性が 良い材料(例えば、髙融点金属)から第1導電層を形成 すれば良い点で有利である。

【0060】この第1導電層及び第2導電層が上層に設 けられている態様では、前記画素電極に接続された蓄積 容量を有し、前記データ線は前記蓄積容量の一方の電極 と前記第2導電層との間に層間絶縁膜を介して扶持され

化を図れる。

【0061】この構成によれば、保持すべき画像信号に 応じて電位が変動する画素電極との間ではなく、電位が より安定した第2導電層及び蓄積容量の一方の電極との 間で、データ線に容量を付加させることができるので、 データ線の容量を電位揺れを招かないようにしつつ適度 に増加させることが可能となる。特に画素ピッチを微細 化して、これに伴いデータ線幅を微細化しても、第2導 電層及び第2蓄積容量電極との間での容量を増加させる ことにより、データ線の容量不足を抑えることができ、 当該データ線を介しての画像信号の画素電極への供給に 10 に、前記第2層間絶縁膜に前記半導体層に通じる第3コ おける書き込み能力不足を阻止できる。

13

【0062】本発明の第1の電気光学装置の製造方法は 上記課題を解決するために、基板に複数の走査線と、複 数のデータ線と、前記各走査線と前記各データ線に接続 された薄膜トランジスタと、前記薄膜トランジスタの接 続された画素電極とを有する電気光学装置の製造方法に おいて、前記基板にソース領域、チャネル領域及びドレ イン領域となる半導体層を形成する工程と、前記半導体 層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上の所 定領域に走査線及び蓄積容量の一方の電極を形成する工 20 れるように前記第2導電層を形成する。 程と、前記走査線及び前記一方の電極上に第1層間絶縁 膜を形成する工程と、前記絶縁薄膜及び前記第1層間絶 縁膜に前記半導体層に通じる窮1コンタクトホールを開 孔する工程と、前記第2絶縁膜上に、前記第1コンタク トホールを介して前記半導体層に電気的に接続されるよ うに遮光性の第1導電層と、前記第1導電層と同一膜か ら第2導電層を形成する工程と、前記第1導電層及び前 記第2導電層上に第2層間絶縁膜を形成する工程と、前 記第2層間絶縁繰上に、データ線を形成する工程と、前 第2層間絶縁膜及び前記第3層間絶縁膜に前記第1導電 層に通じる第2コンタクトホールを開孔する工程と、前 記第2コンタクトホールを介して前記第1導電層に電気 的に接続されるように画素電極を形成する工程とを有 し、前記第2導電層は、平面的に見て前記データ線に少 なくとも部分的に重なるように形成されている。

【0063】本発明の第1の電気光学装置の製造方法に よれば、基板に、半導体層、絶縁薄膜、走査線及び蓄積 容量の一方の電極並びに第1層問絶縁膜がこの順で積層 形成される。次に、絶縁薄膜及び第1層間絶縁膜に半導 体層に通じる第1コンタクトホールが開孔され、この第 1コンタクトホールを介して半導体層に電気的に接続さ れるように遮光性の第1導電層が形成される。同時に、 この第1導電層と同一膜から、平面的に見て画素電極が 形成される領域の間隙内に少なくとも部分的に配置され るように第2導電層が形成される。続いて、第2層間絶 縁膜、データ線、及び第3層間絶縁膜がこの順で積層形 成される。次に、第1導電層に通じる第2コンタクトホ ールが開孔され、この第2コンタクトホールを介して第 1 導電層に電気的に接続されるように画素電離形成され 50 されるように前記データ線と同一膜から中継導電層を形

る。従って、上述したデータ線よりも基板に近い層とし て第1及び第2導電層を形成して二つのコンタクトホー ルを介して画素電極と半導体層とを第2導電層で中継す る構成を有する本発明の電気光学装置を比較的容易に製 造できる。特に、第1導電層と第2導電層とを同一膜か ら形成するので、製造プロセスの単純化並びに低コスト

14

【0064】本発明の第1の電気光学装置の製造方法の 一の態様では、前記第2層間絶縁膜を形成する工程の後 ンタクトホールを開孔する工程を更に含み、前記データ 線を形成する工程において、前記第3コンタクトホール を介して前記半導体層に電気的に接続されるように前記 データ線を形成し、前記第1コンタクトホールを開孔す る工程において、前記第1コンタクトホールを開孔する と同時に前記第1層間絶縁膜に前記蓄積容量の一方の電 極に通じる第4コンタクトホールを開孔し、前記第2導 電層を形成する工程において、前記第4コンタクトホー ルを介して前記蓄積容量の一方の電極に電気的に接続さ

【0065】この構成によれば、第2層間絶縁膜の形成 後、半導体層に通じる第3コンタクトホールが開孔さ れ、この第3コンタクトホールを介して半導体層に電気 的に接続されるようにデータ線が形成される。更に、第 1コンタクトホールの開孔時に、同時に蓄積容量の一方 の電極に通じる第4コンタクトホールが開孔され、この 第4コンタクトホールを介して蓄積容量の一方の電極に 電気的に接続されるように第2導電層が形成される。従 って、上述したデータ線と半導体層とがコンタクトホー 記データ線上に第3層間絶縁膜を形成する工程と、前記 30 ルを介して電気的に接続されており第2導電層と蓄積容 量の一方の電極とがコンタクトホールを介して電気的に 接続された構成を有する本発明の電気光学装置を比較的 容易に製造できる。特に、これら二つのコンタクトホー ルを同時に開孔するので、製造プロセスの単純化並びに 低コスト化を図れる。

> 【0066】本発明の第2の電気光学装置の製造方法は 上記課題を解決するために、基板に複数の走査線と、複 数のデータ線と、前記各走査線と前記各データ線に接続 された薄膜トランジスタと、前記薄膜トランジスタの接 続された画素電極とを有する電気光学装置の製造方法に おいて、前記基板にソース領域、チャネル領域及びドレ イン領域となる半導体層を形成する工程と、前記半導体 層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に走 査線及び蓄積容量の一方の電極を形成する工程と、前記 走査線及び蓄積容量の一方の電極上に第1層間絶縁膜を 形成する工程と、前記第1層間絶縁膜に前記半導体層に 通じる第1コンタクトホールを開孔する工程と、前記第 1層間絶縁膜上にデータ線を形成すると同時に前記第1 コンタクトホールを介して前記半導体層に電気的に接続

成する工程と、前記データ線及び前記中継導電層上に第 2層間絶縁膜を形成する工程と、前記第2層間絶縁膜に 前記中継導電層に通じる第2コンタクトホールを開孔す る工程と、前記第2層間絶縁膜上に前記第2コンタクト ホールを介して前記中継導電層に電気的に接続されるよ うに遮光性の第1導電層を形成すると同時に、前記第1 導電層と同一膜からなる第2導電層を前記データ線に平 面的に重なるように形成する工程と、前記第1導電層及 び前記第2導電層上に第3層間絶縁膜を形成する工程 と、前記第3層間絶縁膜に前記第1導電層に通じる第3 10 の一方の電極とがコンタクトホールを介して電気的に接 コンタクトホールを開孔する工程と、前記第3コンタク トホールを介して前記第1導電層に電気的に接続される ように画素電極を形成する工程とを含むことを特徴とす

【0067】本発明の第2の電気光学装置の製造方法に よれば、基板に半導体層、絶縁薄膜、走査線及び蓄積容 量の一方の電極並びに第1層間絶縁膜がこの順で積層形 成される。次に、半導体層に通じるコンタクトホールが 開孔され、データ線が形成されると同時に半導体層に電 気的に接続されるようにデータ線と同一膜から中継導電 20 層が形成される。次に、第2層間絶縁膜が形成された 後、中継導電層に通じるコンタクトホールが開孔され、 中継導電層に電気的に接続されるように遮光性の第1導 電層が形成される。これと同時に、第1導電層と同一膜 から第2導電層が形成される。続いて、第3層間絶縁膜 が形成され、第1導電層に通じるコンタクトホールが開 孔されて、第1導電層に電気的に接続されるように画素 電極が形成される。従って、上述したデータ線と同一膜 からなる導電層として中継導電層を形成すると共にデー タ線よりも基板から遠い層、つまり上層として第1導電 30 や各部材毎に縮尺を異ならしめてある。 層を形成して三つのコンタクトホールを介して画素電極 と半導体層とを中継導電層及び第1導電層で中継すると 共に、画素開口領域を第2導電層で規定する構成を有す る本発明の電気光学装置を比較的容易に製造できる。特 に、第1導電層と第2導電層とを同一膜から形成するの で、製造プロセスの単純化並びに低コスト化を図れる。 【0068】本発明の第2の電気光学装置の製造方法の 一の態様では、前配第1層間絶縁膜を形成する工程の後 に、前記第1層間絶縁膜に前記半導体層に通じる第4コ ンタクトホールを開孔する工程を更に含み、前記データ 線を形成する工程において、前記第4コンタクトホール を介して前記半導体層に電気的に接続されるように前記 データ線を形成し、前記第2コンタクトホールを開孔す る工程において、前記第2コンタクトホールを開孔する と同時に前記第1層間絶縁膜及び前記第2層間絶縁膜に 前記蓄積容量の一方の電極に通じる第5コンタクトホー ルを開孔し、前配第2導電層を形成する工程において、 前記第5コンタクトホールを介して前記蓄積容量の一方 の電極に電気的に接続されるように前記第2導電層を形 成する。

【0069】この態様によれば、第1層間絶縁膜の形成 後、半導体層に通じる第4コンタクトホールが開孔さ れ、半導体層に電気的に接続されるようにデータ線が形 成される。更に、第2層間絶縁膜にコンタクトホールを 開孔する時に、同時に蓄積容量の一方の電極に通じるコ ンタクトホールが開孔され、蓄積容量の一方の電極に電 気的に接続されるように第3導電層が形成される。従っ て、上述したデータ線と半導体層とがコンタクトホール を介して電気的に接続されており第2導電層と蓄積容量 続された構成を有する本発明の電気光学装置を比較的容

16

【0070】本発明のこのような作用及び他の利得は次 に説明する実施の形態から明らかにする。

易に製造できる。特に、これら二つのコンタクトホール

を同時に開孔するので、製造プロセスの単純化並びに低

### [0071]

コスト化を図れる。

【発明の実施の形態】以下、本発明の実施形態を図面に 基づいて説明する。

【0072】 (第1実施形態) 本発明の第1実施形態に おける電気光学装置の構成について、図1から図4を参 照して説明する。図1は、電気光学装置の画像表示領域 を構成するマトリクス状に形成された複数の画素におけ る各種素子、配線等の等価回路であり、図2は、データ 線、走査線、画素電極等が形成されたTFTアレイ基板 の相隣接する複数の画素群の平面図であり、図3は、図 2のA-A'断面図であり、図4は、図2のB-B,断 面図である。尚、図3及び図4においては、各層や各部 材を図面上で認識可能な程度の大きさとするため、各層

【0073】図1において、本実施形態における電気光 学装置の画像表示領域を構成するマトリクス状に形成さ れた複数の画素は、走査線3 a とデータ線6 a の交差に 対応して画素電極9aを制御するためのTFT30がマ トリクス状に複数形成されており、画像信号が供給され るデータ線6aが当該TFT30のソースに電気的に接 続されている。データ線6aに書き込む画像信号S1、 S2、…、Snは、この順に線順次に供給しても構わな いし、相隣接する複数のデータ線 6 a 同士に対して、グ 40 ループ毎に供給するようにしても良い。また、TFT3 0のゲートに走査線3aが電気的に接続されており、所 定のタイミングで、走査線3aにパルス的に走査信号G 1、G2、…、Gmを、この順に線順次で印加するよう に構成されている。画素電極9aは、TFT30のドレ インに電気的に接続されており、スイッチング素子であ るTFT30を一定期間だけそのスイッチを閉じること により、データ線 6 a から供給される画像信号S1、S 2、・・・、Snを所定のタイミングで書き込む。画素電 極9aを介して電気光学物質の一例として液晶に書き込 50 まれた所定レベルの画像信号S1、S2、…、Snは、

対向基板 (後述する) に形成された対向電極 (後述す る) との間で一定期間保持される。液晶は、印加される 電圧レベルにより分子集合の配向や秩序が変化すること により、光を変調し、階調表示を可能にする。ノーマリ ーホワイトモードであれば、印加された電圧に応じて入 射光がこの液晶部分を通過不可能とされ、ノーマリーブ ラックモードであれば、印加された電圧に応じて入射光 がこの液晶部分を通過可能とされ、全体として電気光学 装置からは画像信号に応じたコントラストを持つ光が出 防くために、画素電極9aと対向電極との間に形成され る液晶容量と並列に蓄積容量70を付加する。例えば、 画素電極 9 a の電圧は、TFT30のソースに画像信号 が印加された時間よりも3桁も長い時間だけ蓄積容量7 0により保持される。これにより、保持特性は更に改善 され、コントラスト比の高い電気光学装置が実現でき

【0074】図2において、電気光学装置のTFTアレ イ基板上には、マトリクス状に複数の透明な画素電極9 a (点線部9a'により輪郭が示されている)が設けら 20 板や石英基板からなる。TFTアレイ基板10には、画 れており、画素電極9aの縦横の境界に各々沿ってデー タ線6a、走査線3a及び容量線3bが設けられてい る。データ線6aは、コンタクトホール5を介して例え はポリシリコン膜からなる半導体層1aのうち後述の、 ソース領域に電気的に接続されている。相隣接する画素 電極9 a 間の間隙における走査線3 a に沿った領域及び データ線 6 a に沿った領域(図中右上がりの斜線で示し た領域)には夫々、島状の第1導電層(以下、第1バリ ア層と称す) 80 a 及び第2導電層(以下、第2バリア 層と称す)80kが設けられている。本実施形態では特 30 透明導電性薄膜からなる。また配向膜22は、ポリイミ に、第1バリア層80a及び第2バリア層80bは同一 の遮光性の導電膜から形成されている。 画素電極 9 a は、第1バリア層80aを中継して、コンタクトホール 8 a 並びにコンタクトホール8bを介して半導体層1a のうち後述のドレイン領域に電気的に接続されている。 容量線3bは、第2バリア層80bにコンタクトホール 8 cを介して電気的に接続されている。また、半導体層 1 a のうち図中右下がりの斜線領域で示したチャネル領 域1a'に対向するように走査線3aが配置されてお に、走査線3aとデータ線6aとの交差する個所には夫 々、チャネル領域1 a'に走査線3 a がゲート電極とし て対向配置された画素スイッチング用TFT30が設け られている。

【0075】容量線3bは、走査線3aに沿ってほぼ直 線状に伸びる本線部と、データ線6aと交差する箇所か らデータ線 6 a に沿って突出した突出部とを有する。

【0076】特に、第1バリア層80aは夫々、コンタ クトホール8 a により半導体層1 a のドレイン領域に電 気的に接続されており、コンタクトホール8bにより画 50 及び22により所定の配向状態をとる。液晶層50は、

素電極 9 a に電気的に接続されており、半導体層 1 a の ドレイン領域と画素電極9aとの間におけるバッファと して機能している。この第1バリア層80a、コンタク トホール8 a 並びにコンタクトホール8 b については後 に詳述する。

18

【0077】また、図中太線で示した領域には夫々、走 査線3a、容量線3b及びTFT30の下側を通るよう に、第1遮光膜11aを設けても良い。第1遮光膜11 a は夫々、走査線3 a に沿って縞状に形成するととも 射する。ここで、保持された画像信号がリークするのを 10 に、データ線 6 a と交差する箇所が図中下方に幅広に形 成し、この幅広の部分により画素スイッチング用TFT 30のチャネル領域1a'をTFTアレイ基板側から見 て夫々覆う位置に設けるようにすると良い。

> 【0078】次に図3の断面図に示すように、電気光学 装置は、透明な一方の基板の一例を構成するTFTアレ イ基板10と、これに対向配置される透明な他方の基板 の一例を構成する対向基板20とを備えている。TFT アレイ基板10は、例えば石英基板、ガラス基板、シリ コン基板からなり、対向基板20は、, 例えばガラス基 素電極9aが設けられており、その上側には、ラビング 処理等の所定の配向処理が施された配向膜16が設けら れている。画素電極9aは例えば、ITO膜などの透明 導電性薄膜からなる。また配向膜16は例えば、ポリイ ミド薄膜などの有機薄膜からなる。

【0079】他方、対向基板20には、その全面に渡っ て対向電極21が設けられており、その下側には、ラビ ング処理等の所定の配向処理が施された配向膜22が設 けられている。対向電極21は例えば、ITO膜などの ド薄膜などの有機薄膜からなる。

【0080】TFTアレイ基板10には、各画素電極9 aに隣接する位置に、各画素電極9aをスイッチング制 御する画素スイッチング用TFT30が設けられてい る。

【0081】対向基板20には、更に図3に示すよう に、各画素の非開口領域に、第2遮光膜23が設けられ ている。このため、対向基板20の側から入射光が画素 スイッチング用TFT30の半導体層1aのチヤネル領 り、走査線3aはゲート電極として機能する。このよう 40 域1a'や低濃度ソース領域1b及び低濃度ドレイン領 城1 cに侵入することはない。更に、第2遮光膜23 は、コントラストの向上、カラーフィルタを形成した場 合における色材の混色防止などの機能を有する。

> 【0082】このように構成され、画素電極9aと対向 電極21とが対面するように配置されたTFTアレイ基 板10と対向基板20との間には、後述のシール材によ り囲まれた空間に電気光学物質の一例である液晶が封入 され、液晶層50が形成される。液晶層50は、画素電 極9aからの電界が印加されていない状態で配向膜16

例えば一種又は数種類のネマティック液晶を混合した液 晶からなる。シール材は、TFTアレイ基板10及び対 向基板20をそれらの周辺で貼り合わせるための、例え ば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、 両基板間の距離を所定値とするためのグラスファイバー 或いはガラスビーズ等のギャップ材が混入されている。 【0083】更に図3に示すように、画素スイッチング 用TFT30に各々対向する位置においてTFTアレイ 基板10と各画素スイッチング用TFT30との間に は、第1遮光膜11aを設けるようにすると良い。第1 遮光膜11aは、好ましくは不透明な高融点金属である Ti、Cr、W、Ta、Mo及びPbのうちの少なくと も一つを含む、金属単体、合金、、金属シリサイド等か ら構成される。このような材料から構成すれば、TFT アレイ基板10上の第1遮光膜11aの形成工程の後に 行われる画素スイッチング用TFT30の形成工程にお ける高温処理により、第1遮光膜11aが破壊されたり 溶融しないようにできる。第1遮光膜11aが形成され ているので、TFTアレイ基板10の側からの反射光 ル領域 1 a' や低濃度ソース領域 1 b、低濃度ドレイン 領域1cに入射する事態を未然に防ぐことができ、これ に起因した光による電流の発生により画素スイッチング

【0084】尚、縞状に形成された第1遮光膜11a は、例えば走査線3a下に延設されて、定電位線に電気 的に接続されてもよい。このように構成すれば、第1遮 光膜11aに対向配置される画素スイッチング用TFT すことはない。この場合、定電位線としては、当該電気 光学装置を駆動するための周辺回路(例えば、走査線駆 動回路、データ線駆動回路等)に供給される負電源、正 電源等の定電位線、接地電源、対向電極21に供給され る定電位線等が挙げられる。尚、第1遮光膜11aはデ ータ線6a及び走査線3aに沿って格子状で形成しても 良いし、少なくとも画素スイッチング用TFT30のチ ヤネル領域1a'や低濃度ソース領域1b、低濃度ドレ イン領域1 cを覆うように島状に形成しても良い。

用TFT30の特性が変化したり、劣化することはな

【0085】更に、第1遮光膜11aと複数の画素スイ ッチング用TFT30との間には、下地絶縁膜12が設 けられている。下地絶縁膜12は、画素スイッチング用 TFT30を構成する半導体層1aを第1遮光膜11a から電気的に絶縁するために設けられるものである。更 に、下地絶縁膜12は、TFTアレイ基板10の全面に 形成されることにより、画素スイッチング用TFT30 のための下地膜としての機能をも有する。即ち、TFT アレイ基板10の表面の研磨時における荒れや、洗浄後 に残る汚れ等で画素スイッチング用TFT30の特性の 劣化を防止する機能を有する。下地絶縁膜12は、例え 50 ャネルが形成される半導体層1aのチャネル領域1

ば、NSG (ノンドープトシリケートガラス)、PSG (リンシリケートガラス)、BSG(ボロンシリケート ガラス)、BPSG(ボロンリンシリケートガラス)な どの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコ ン膜等からなる。下地絶縁膜12により、第1遮光膜1 1 a が画素スイッチング用TFT30等を汚染する事態 を未然に防ぐこともできる。

【0086】本実施形態では、半導体層1aを高濃度ド レイン領域1 e から延設して第1蓄積容量電極1 f と 10 し、これに対向する容量線3bの一部を第2蓄積容量電 極とし、ゲート絶縁膜を含んだ絶縁薄膜2を走査線3 a に対向する位置から延設してこれらの電極間に挟持され た第1誘電体膜とすることにより、第1蓄積容量70a が構成されている。更に、この第2蓄積容量電極と対向 する第1バリア層80aの一部を第3蓄積容量電極と し、これらの電極間に第1層間絶縁膜81を設ける。第 1層間絶縁膜81は第2誘電体膜として機能し、第2蓄 積容量70 bが形成されている。そして、これら第1 蓄 積容量70a及び第2蓄積容置70bがコンタクトホー (戻り光) 等が画素スイッチング用TFT30のチャネ 20 ル8aを介して並列接続されて蓄積容量70が構成され ている。特に第1蓄積容量70aの第1誘電体膜として の絶縁薄膜2は、高温酸化によりポリシリコン膜上に形 成されるTFT30のゲート絶縁膜に他ならないので、 薄く且つ高耐圧の絶縁膜とすることができ、第1 蓄積容 量70 a は比較的小面積で大容量の蓄積容量として構成 できる。また、第1層間絶縁膜81も、絶縁薄膜2と同 様に或いは絶縁薄膜2よりも薄く形成することができる ので、第2蓄積容量70bは比較的小面積で大容量の蓄 積容量として構成できる。従って、これら第1 蓄積容量 30に対し第1遮光膜11aの電位変動が悪影響を及ぼ 30 70a及び第2蓄積容量70bから立体的に構成される 蓄積容量70は、データ線6a下の領域及び走査線3a に沿って液晶のディスクリネーションが発生する領域 (即ち、容量線3 b が形成された領域) という画素開口 領域を外れたスペースを有効に利用して、小面積で大容

> 【0087】このように第2蓄積容量70bを構成する 第1層間絶縁膜81は、酸化シリコン膜、窒化シリコン 膜等でもよいし、多層膜から構成してもよい。一般にゲ ート絶縁膜等の絶縁薄膜2を形成するのに用いられる各 40 種の公知技術(減圧CVD法、プラズマCVD法、熱酸 化法等)により、第1層間絶縁膜81を形成可能であ る。第1層間絶縁膜81を薄く形成することにより、コ ンタクトホール8 a の径を更に小さく出来るので、前述 したコンタクトホール8aにおける第1バリア層80a の窪みや凹凸が更に小さくて済み、その上方に位置する 画素電極9aにおける平坦化が更に促進される。

量の蓄積容量とされる。

【0088】図3において、画素スイッチング用TFT 30は、LDD (Lightly Doped Drain) 構造を有して おり、走査線3a、当該走査線3aからの電界によりチ )

a'、走査線3aと半導体層1aとを絶縁するゲート絶 縁膜を含む絶縁薄膜2、データ線6a、半導体層1aの 低濃度ソース領域1b及び低濃度ドレイン領域1c、半 導体層1aの高濃度ソース領域1d並びに高濃度ドレイ ン領域1 eを備えている。高濃度ドレイン領域1 eに は、複数の画素電極 9 a のうちの対応する一つが第1バ リア層80aを中継して電気的に接続されている。低濃 度ソース領域1b及び高濃度ソース領域1d並びに低濃 度ドレイン領域1 c 及び高濃度ドレイン領域1 e は後述 ルを形成するかに応じて所定濃度のn型用又はp型用の 不純物をドープすることにより形成されている。n型チ ャネルのTFTは、動作速度が速いという利点があり、 画素のスイッチング索子である画素スイッチング用TF T30として用いられることが多い。本実施形態では特 にデータ線6aは、AI等の低抵抗な金属膜や金属シリ サイド等の合金膜などの遮光性且つ導電性の薄膜から構 成されている。また、第1バリア層80a及び第1層間 絶縁膜81の上には、高濃度ソース領域1 dへ通じるコ ンタクトホール5及び第1バリア層80aへ通じるコン 20 る。 タクトホール8 b が各々形成された第2層間絶縁膜4が 形成されている。この高濃度ソース領域1 d へのコンタ クトホール5を介して、データ線6aは高濃度ソース領 域1dに電気的に接続されている。更に、データ線6a 及び第2層間絶縁膜4の上には、第1バリア層80aへ のコンタクトホール8 b が形成された第3層間絶縁膜7 が形成されている。このコンタクトホール8 b を介し て、画素電極9aは第1バリア層80aに電気的に接続 されており、更に第1バリア層80aを中継してコンタ クトホール8aを介して高濃度ドレイン領域1eに電気 30 的に接続されている。前述の画素電極9aは、このよう に構成された第3層間絶縁膜7の上面に設けられてい

【0089】画素スイッチング用TFT30は、好まし くは上述のようにLDD構造を持つが、低濃度ソース領 域1 b 及び低濃度ドレイン領域1 c に不純物の打ち込み を行わないオフセット構造を持ってよいし、走査線3a の一部からなるゲート電極をマスクとして高濃度で不純 物を打ち込み、自己整合的に高濃度ソース及びドレイン 領域を形成するセルフアライン型のTFTであってもよ 40 おける平坦化が、ある程度促進される。

【0090】また本実施形態では、画素スイッチング用 TFT30のゲート電極を高濃度ソース領域1 d及び高 濃度ドレイン領域 1 e 間に 1 個のみ配置したシングルゲ ート構造としたが、これらの間に2個以上のゲート電極 を配置してもよい。この際、各々のゲート電極には同一 の信号が印加されるようにする。このようにデュアルゲ ート或いはトリプルゲート以上でTFTを構成すれば、 チャネルとソース及びドレイン領域との接合部のリーク 電流を防止でき、オフ時の電流を低減することができ

る。これらのゲート電極の少なくとも1個をLDD構造 或いはオフセット構造にすれば、更にオフ電流を低減で き、安定したスイッチング索子を得ることができる。 【0091】図2及び図3に示すように、本実施形態の 電気光学装置では、高濃度ドレイン領域1 e と画素電極 9 a とをコンタクトホール8 a 及びコンタクトホール8 bを介して第1バリア層80aを経由して電気的に接続 するので、画素電極9aからドレイン領域まで一つのコ ンタクトホールを開孔する場合と比較して、コンタクト のように、半導体層1 a に対し、n型又はp型のチャネ 10 ホール8 a 及びコンタクトホール8 b の径を夫々小さく できる。即ち、一つのコンタクトホールを開孔する場合 には、コンタクトホールを深く開孔する程エッチング精 度は落ちるため、例えば50mm程度の非常に薄い半導 体層1aにおける突き抜けを防止するためには、コンタ クトホールの径を小さくできるドライエッチングを途中 で停止して、最終的にウエットエッチングで半導体層 1 aまで開孔するように工程を組まねばならない。或い は、ドライエッチングによる突き抜け防止用のポリシリ コン膜を別途設けたりする必要が生じてしまうのであ

22

【0092】これに対して本実施形態では、画素電極9 a及び高濃度ドレイン領域1eを2つの直列なコンタク トホール8a及びコンタクトホール8bにより接続すれ ばよいので、これらコンタクトホール8a及びコンタク トホール8bを夫々、ドライエッチングにより開孔する ことが可能となるのである。或いは、少なくともウェッ トエッチングにより開孔する距離を短くすることが可能 となるのである。但し、コンタクトホール8a及びコン タクトホール8 bに、若干のテーパを付けるために、ド ライエッチング後に敢えて比較的短時間のウエットエッ チングを行うようにしてもよい。

【0093】以上のように本実施形態によれば、コンタ クトホール8a及びコンタクトホール8bの径を夫々小 さくでき、コンタクトホール8 a における第1バリア層 80 a の表面に形成される窪みや凹凸も小さくて済むの で、その上方に位置する画索電極9aの部分における平 坦化が、ある程度促進される。 更に、第2コンタクトホ ール8bにおける画素電極9aの表面に形成される窪み や凹凸も小さくて済むので、この画素電極9aの部分に

【0094】本実施形態では特に、第1バリア層80a は、導電性の遮光膜からなる。従って、第1バリア層8 Oaにより、各画索開口領域を少なくとも部分的に規定 することが可能となる。例えば、第1バリア届80a は、不透明な高融点金属であるTi、Cr、W、Ta、 Mo及びPbのうちの少なくとも一つを含む、金属単 体、合金、金属シリサイド等から構成するようにする。 これにより、コンタクトホール8 bを介して第1バリア 層80a及び画素電極9a間で良好に電気的な接続がと 50 れる。第1バリア届80aの膜厚は、例えば50nm以 上500nm以下程度とするのが好ましい。50nm程度の厚みがあれば、製造プロセスにおける第2コンタクトホール8bの開孔時に突き抜ける可能性は低くなり、また500nm程度であれば第1バリア層80aの存在に起因した画素電極9aの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。

【0095】更に本実施形態では、各画素における画素 関口領域のうち、データ線6aに沿った領域の左右辺 を、データ線6aに沿って長手状に伸びる島状の第2バ リア層80b及びコンタクトホール5周辺におけるデー 10 タ線6a部分から規定しており、各画素における画素開 口領域のうち、走査線3a及び容量線3bに沿った領域 の上辺及び下辺を第1バリア層80a及び第1遮光膜1 1aにより夫々規定している。

【0096】より具体的には図2及び図4に示すよう に、第2バリア層80bは、平面的に見て部分的に画素 電極9 a の間隙内に配置されており、画素電極9 a に部 分的にも重なっている。このため、この画素電極9aと 第2バリア層80bを一部重ねることにより、各画素に おける画素開口領域の左右辺の大部分を規定できる。こ の際特に、第2バリア層80bにより画素開口領域が規 定された個所では、平面的に見て画素電極9 a と第2バ リア層80bとの間に隙間はないため、そのような隙間 を介しての光漏れは起こらない。この結果、最終的に は、コントラスト比が高められる。同時に、第2バリア 層80bにより画素開口領域が規定された個所では、デ ータ線 6 a で画素開口領域を規定する必要はないため、 この個所では、データ線6 a の幅は、第2バリア層80 bの幅よりも若干細められている。この結果、図4に示 縁膜7を介して重ならないようにすることにより、各画 素におけるTFT30のソースとドレインとの間の寄生 容量を発生させないで済む。このため、1フレーム等の 所定周期内に他行のTFT30に供給される画像信号の 電位に頻繁に振れるデータ線 6 a の当該電位揺れに起因 して、上述のソースとドレインとの間の寄生容量により TFT30が異常動作して、画素電極9aに保持させる べき電圧がリークする事態を未然に防げる。これらの結 果、表示画像におけるフリッカやラインムラを低減でき る。但し、第2バリア層80bが存在しないコンタクト ホール5周辺の比較的小さい領域では、データ線6aの 幅を若干太めるようにして、データ線6aにより画素開 口領域を規定してもよい。

【0097】また、以上のように画素開口領域を規定す a、8b、8c るように構成すれば、対向基板20に第2遮光膜23を いはその他の多形成しなくて済むため、対向基板のコストを削減するこ クトホールの屋とが可能である。更に、対向基板20とTFTアレイ基 板10とのアライメントずれによる画素開口率の低下や ばらつきを防ぐことができる。また、対向基板20に第 れらのコンタク 2遮光膜23を設ける場合は、TFTアレイ基板10と 50 とが好ましい。

24

のアライメントずれにより画素開口率を低減しないように小さめに形成しても上述のようにデータ線6a、第1 バリア層80a及び第2バリア層80b並びに第1遮光膜11aというTFTアレイ基板10側に形成された遮光性の膜により画素関口部を規定するため、精度よく画素開口部を規定することができ、対向基板20上の第2遮光膜23こより画素開口部を決める場合に比べて画素開口率を向上させることができる。

【0098】更に図2及び図4に示したようにデータ線6aの幅を若干狭めて画素電極9aの縁部分と重ならない構成とすることにより、データ線6aと画素電極9aとが第3層間絶縁膜7を介して重なった個所において発生する可能性が高い両者間の電気的ショート(短絡)等の欠陥の発生を抑えることができ、最終的には装置欠陥率の低下、製造時の歩留まり向上が滑られる。

【0099】第2バリア層80bは、好ましくは、容量線3bや他の定電位線に電気的に接続される。即ち、第2バリア層80bの縁部分と画素電極9aの縁部分が重なるために、両者間には多少の寄生容量が付加されるが、第2バリア層80bの電位が一定電位に保たれていれば、第2バリア層80bの電位変動が画素電極9aの電位に及ぼす悪影響を低減できる。尚、第2バリア層80bと容量線3bとを電気的に接続するためのコンタクトホール8cは、本実施形態では、コンタクトホール8aを開孔する工程と同一工程により開孔可能であり、製造プロセスの複雑化を招かない。尚、この場合、第2バリア層80bは、各画素毎に、コンタクトホール8cを介して容量線3bに電気的に接続される。

bの幅よりも若干細められている。この結果、図4に示すように、データ線6aと画素電極9aとが第3層間絶 30 データ線6aとが第2層間絶縁膜4を介して対向配置さ 機膜7を介して重ならないようにすることにより、各画素におけるTFT30のソースとドレインとの間の寄生 容量を発生させないで済む。このため、1フレーム等の 所定周期内に他行のTFT30に供給される画像信号の 電位に頻繁に振れるデータ線6aの当該電位揺れに起因 して、上述のソースとドレインとの間の寄生容量により TFT30が異常動作して、画素電極9aに保持させる でき電圧がリークする事態を未然に防げる。これらの結果、表示画像におけるフリッカやラインムラを低減できる。但し、第2パリア層80bとの間の容量を増加させることによ り、データ線6aの容量不足を抑えることができる。こ れにより、データ線6aを介しての画像信号の画素電極果、表示画像におけるフリッカやラインムラを低減できる。但し、第2パリア層80bが存在しないコンタクト 40 言い換えれば、特に画素ピッチを微細化する際に有利 な、データ線6aがノイズに対して強くなる構造が比較

【0101】尚、本実施形態の各コンタクトホール(8a、8b、8c及び5)の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の届間絶縁膜等におけるクラック防止に役立つ。そして、良好に電気的な接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。

的容易に得られる。

【0102】以上説明したように第1実施形態の電気光 学装置によれば、第1バリア層80aに、TFT30と 画素電極9aとを中継する機能を持たせると共に、この 第1バリア層80aと同一膜からなる第2バリア層80 bに、画像信号の安定供給を可能ならしめつつ画素開口 領域を規定する機能を持たせているので、全体として、 積層構造及び製造プロセスの単純化並びに低コスト化を 図れる。

【0103】 (第1実施形態における電気光学装置の製 おける電気光学装置を構成するTFTアレイ基板の製造 プロセスについて、図5から図8を参照して説明する。 尚、図5から図8は各工程におけるTFTアレイ基板側 の各層を、図3と同様に図2のA-A'断面に対応させ て示す工程図である。

【0104】先ず図5の工程(1)に示すように、石英 基板、ハードガラス基板、シリコン基板等のTFTアレ イ基板10を用意する。ここで、好ましくはN2 (窒 素) 等の不活性ガス雰囲気且つ約900~1300℃の TFTアレイ基板 10に生じる歪みが少なくなるように 前処理しておく。即ち、製造プロセスにおける最高温で 高温処理される温度に合わせて、事前にTFTアレイ基 板10を同じ温度かそれ以上の温度で熱処理しておく。 そして、このように処理されたTFTアレイ基板10の 全面に、Ti、Cr、W、Ta、Mo及びPb等の金属 や金属シリサイド等の金属合金膜を、スパッタリング等 により、100~500nm程度の膜厚、好ましくは約 200 n m の 膜厚の 遮光膜 11を形成する。 尚、遮光膜 11上には、表面反射を緩和するためにポリシリコン膜 30 等の反射防止膜を形成しても良い。

【0105】次に工程(2)に示すように、該形成され た遮光膜11上にフォトリソグラフイにより第1遮光膜 11aのパターンに対応するレジストマスクを形成し、 該レジストマスクを介して遮光膜11に対しエッチング を行うことにより、第1遮光膜11aを形成する。

【0106】次に工程(3)に示すように、第1遮光膜 11aの上に、例えば、常圧又は減圧CVD法等により TEOS (テトラ・エチル・オルソ・シリケート) ガ ス、TEB(テトラ・エチル・ボートレート)ガス、T MOP (テトラ・メチル・オキシ・フオスレート) ガス 等を用いて、NSG(ノンシリケートガラス)、PSG (リンシリケートガラス)、BSG(ボロンシリケート ガラス)、BPSG(ポロンリンシリケートガラス)な どのシリケートガラス膜、窒化シリコン膜や酸化シリコ ン膜等からなる下地絶縁膜12を形成する。この下地絶 縁膜12の膜厚は、例えば、約500~2000nmと

【0107】次に工程(4)に示すように、下地絶縁膜

**℃の比較的低温環境中で、流量約400~600cc/** minのモノシランガス、ジシランガス等を用いた減圧 CVD(例えば、圧力約20~40PaのCVD)によ り、アモルファスシリコン膜を形成する。その後、窒素 雰囲気中で、約600~700℃にて約1~10時間、 好ましくは、4~6時間の熱処理を施すことにより、ポ リシリコン膜1を約50~200nmの厚さ、好ましく は約100 nmの厚さとなるまで固相成長させる。 固相 成長させる方法としては、RTA (Rapid Thermal Anne 造プロセス)次に、以上のような構成を持つ実施形態に 10 al)を使った熱処理でも良いし、エキシマレーザー等を 用いたレーザー熱処理でも良い。

【0108】この際、図3に示した画素スイッチング用 TFT30として、nチャネル型の画素スイッチング用 TFT30を作成する場合には、当該チャネル領域にS b (アンチモン)、As (砒素)、P (リン) などのV 族元素の不純物を僅かにイオン注入等によりドープして も良い。また、画素スイッチング用TFT30をpチャ ネル型とする場合には、B(ボロン)、Ga(ガリウ ム)、In (インジウム) などのIII族元素の不純物を 高温で熱処理し、後に実施される高温プロセスにおける 20 僅かにイオン注入等によりドープしても良い。尚、アモ ルファスシリコン膜を経ないで、減圧CVD法等により ポリシリコン膜1を直接形成しても良い。或いは、減圧 CVD法等により堆積したポリシリコン膜にシリコンイ オンを打ち込んで一旦非晶質化し、その後熱処理等によ り再結晶化させてポリシリコン膜1を形成しても良い。 【0109】次に工程(5)に示すように、フォトリソ グラフィ工程、エッチング工程等により、第1蓄積容量 電極1fを含む所定パターンを有する半導体層1aを形 成する。

【0110】次に工程(6)に示すように、画素スイッ チング用TFT30を構成する半導体層1 a を約900 ~1300℃の温度、好ましくは約1000℃の温度に より熱酸化することにより、約30nmの比較的薄い厚 さの熱酸化シリコン膜 2 a を形成し、更に工程(7)に 示すように、減圧CVD法等により高温酸化シリコン膜 (HTO膜) や窒化シリコン膜からなる絶縁膜2bを約 50 nmの比較的薄い厚さに堆積し、熱酸化シリコン膜 2 a 及び絶縁膜 2 b を含む多層構造を持つ画素スイッチ ング用TFT30のゲート絶縁膜と共に蓄積容量形成用 40 の第1誘電体膜を含む絶縁薄膜2を形成する。この結 果、半導体層1 a の厚さは、約30~150 n m の厚 さ、好ましくは約35~50nmの厚さとなり、絶縁薄 膜2の厚さは、約20~150nmの厚さ、好ましくは 約30~100nmの厚さとなる。このように高温熱酸 化時間を短くすることにより、特に8インチ程度の大型 基板を使用する場合に熱によるそりを防止することがで きる。但し、ポリシリコン膜 1 を熱酸化することのみに より、単一層構造を持つ絶縁薄膜2を形成してもよい。 【0111】次に工程(8)に示すように、フォトリソ 12の上に、約450~550℃、好ましくは約500 50 グラフィ工程、エッチング工程等によりレジスト層50

0を第1蓄積容量電極1fとなる部分を除く半導体層1 a上に形成した後、例えばPイオンをドーズ量約3×1 0<sup>12</sup>/cm<sup>2</sup>でドープして、第1蓄積容量電極1 [を低 抵抗化する。

【0112】次に工程(9)に示すように、レジスト層 500を除去した後、減圧CVD法等によりポリシリコ ン膜3を堆積し、更にPを熱拡散し、ポリシリコン膜3 を導電化する。又は、Pイオンをポリシリコン膜3の成 膜と同時に導入した低抵抗なポリシリコン膜を用いても mの厚さ、好ましくは約300nmに堆積する。

【0113】次に図6の工程(10)に示すように、レ ジストマスクを用いたフォトリソグラフィ工程、エッチ ング工程等により、所定パターンの走査線3aと共に容 量線3bを形成する。走査線3a及び容量線3bは、高 融点金属や金属シリサイド等の金属合金膜で形成しても 良いし、ポリシリコン膜等と組み合わせた多層配線とし ても良い。

【0114】次に工程(11)に示すように、図3に示 した画素スイッチング用TFT30をLDD構造を持つ 20 n チャネル型のTFTとする場合、半導体層1 a に、先 ず低濃度ソース領域1b及び低濃度ドレイン領域1cを 形成するために、走査線3aの一部からなるゲート電極 をマスクとして、PなどのV族元素の不純物を低濃度 で、例えば、Pイオンを1~3×10<sup>13</sup>/cm<sup>2</sup>のドー ズ量にてドープする。これにより走査線3a下の半導体 層1 a はチャネル領域1 a'となる。この不純物のドー プにより容量線3b及び走査線3aも低抵抗化される。 【0115】次に工程(12)に示すように、画素スイ ッチング用TFT30を構成する高濃度ソース領域1 d 及び高濃度ドレイン領域1eを形成するために、走査線 3 a よりも幅の広いマスクでレジスト層600を走査線 3 a 上に形成した後、同じくPなどのV族元素の不純物 を高濃度で、例えば、Pイオンを1~3×10<sup>15</sup>/cm 2のドーズ量にてドープする。また、画素スイッチング 用TFT30をpチャネル型とする場合、半導体層1 a に、低濃度ソース領域1b及び低濃度ドレイン領域1c 並びに高濃度ソース領域1 d及び高濃度ドレイン領域1 e を形成するために、BなどのIII族元素の不純物を用 に、オフセット構造のTFTとしてもよく、走査線3a をマスクとして、Pイオン、Bイオン等を用いたイオン 注入技術によりセルフアライン型のTFTとしてもよ い。この不純物のドープにより容量線3b及び走査線3 a も更に低抵抗化される。

【0116】尚、これらのTFT30の素子形成工程と 並行して、nチャネル型TFT及びpチャネル型TFT から構成される相捕型構造を持つデータ線駆動回路、走 査線駆動回路等の周辺回路をTFTアレイ基板10上の 周辺部に形成してもよい。このように、本実施形態にお 50 形成すると良い。

いて画素スイッチング用TFT30を構成する半導体層 1 a をポリシリコン膜で形成すれば、画素スイッチング 用TFT30の形成時にほぼ同一工程で、周辺回路を形 成することができ、製造上有利である。

【0117】次に工程(13)に示すように、レジスト 層600を除去した後、容量線3b及び走査線3a並び に絶縁薄膜2上に、減圧CVD法、プラズマCVD法等 により高温酸化シリコン膜(HTO膜)や窒化シリコン 膜からなる第1層間絶縁膜81を約200mm以下の比 よい。ポリシリコン膜3の膜厚は、約100~500n 10 較的薄い厚さに堆積する。但し、前述のように、第1層 間絶縁膜81は、多層膜から構成してもよいし、一般に TFTのゲート絶縁膜を形成するのに用いられる各種の 公知技術により、第1層間絶縁膜81を形成可能であ

> 【0118】次に工程(14)に示すように、第1バリ ア層80aと高濃度ドレイン領域1eとを電気的に接続 するためのコンタクトホール8 a 並びに第2バリア層8 0 b と容量線 3 b とを電気的に接続するためのコンタク トホール8cを、反応性イオンエッチング、反応性イオ ンビームエッチング等のドライエッチングにより形成す る。このようなドライエッチングは、指向性が高いた め、小さな径のコンタクトホール8a及びコンタクトホ ール8cを開孔可能である。或いは、コンタクトホール 8 a が半導体層 1 a を突き抜けるのを防止するのに有利 なウェットエッチングを併用してもよい。このウェット エッチングは、コンタクトホール8aに対し、より良好 に電気的な接続をとるためのテーパを付与する観点から も有効である。また特に、コンタクトホール8a及びコ ンタクトホール8 c は上述にように同時に開孔可能であ り製造上有利である。

【0119】次に工程(15)に示すように、第1層間 絶縁膜81並びにコンタクトホール8aを介して覗く高 濃度ドレイン領域 1 e 及びコンタクトホール 8 c を介し て覗く容量線3bの全面に、Ti、Cr、W、Ta、M o及びPb等の金属や金属シリサイド等の金属合金膜を スパッタリング等により堆積して、50~500nm程 度の膜厚の導電膜80を形成する。50nm程度の厚み があれば、後にコンタクトホール8bを開孔する時に突 き抜ける可能性は殆どない。尚、この導電膜80上に

いてドープする。尚、例えば、低濃度のドープを行わず 40 は、表面反射を緩和するためにポリシリコン膜等の反射 防止膜を形成しても良い。尚、導電膜80は金属や金属 シリサイド等の金属合金膜あるいは、ポリシリコン膜を 積層した多層膜であってもよい。

> 【0120】次に図7の工程(16)に示すように、該 形成された導電膜80上にフォトリソグラフイ工程及び エッチング工程等を行うことにより、第1バリア層80 a及び第2バリア層80bを形成する。ここで第2バリ ア層80bについては特に図4に示したように、その一 部分が後で形成される画素電極9aと若干重なるように

【0121】次に工程(17)に示すように、第1層間 絶縁膜81並びに第1バリア層80a及び第2バリア層 80bを覆うように、例えば、常圧又は減圧CVD法や TEOSガス等を用いて、NSG、PSG、BSG、B PSGなどのシリケートガラス膜、窒化シリコン膜や酸 化シリコン膜等からなる第2層間絶縁膜4を形成する。 第2層間絶縁膜4の膜厚は、約500~1500mmが 好ましい。第2層間絶縁膜4の膜厚が500nm以上あ れば、データ線6 a 及び走査線3 a 間における寄生容量 は余り又は殆ど問題とならない。

【0122】次に工程(18)の段階で、半導体層1a を活性化するために約10000°Cの熱処理を20分 程度行った後、データ線6 a と半導体層1 a の高濃度ド レイン領域1 e を電気的に接続するためのコンタクトホ ール5を絶縁薄膜2、第1層間絶縁膜81及び第2層間 絶縁膜4に開孔する。また、走査線3aや容量線3bを 基板周辺領域において図示しない配線と接続するための コンタクトホールも、コンタクトホール5と同一の工程 により開孔することができる。

【0123】次に、工程(19)に示すように、第2層 20 間絶縁膜4の上に、スパッタリング等により、遮光性の A 1 等の低抵抗金属や金属シリサイド等を金属膜6とし て、約100~500nmの厚さ、好ましくは約300 nmに堆積する。

【0124】次に工程(20)に示すように、フォトリ ソグラフィ工程及びエッチング工程等により、データ線 6 a を形成する。ここでデータ線 6 a については特に図 4に示したように、後で形成される画素電極9aに重な らないように且つ第2バリア層80bに重なるように形 成する。

【0125】次に図8の工程(21)に示すように、デ ータ線6a上を覆うように、例えば、常圧又は減圧CV D法やTEOSガス等を用いて、NSG、PSG、BS G、BPSGなどのシリケートガラス膜、窒化シリコン 膜や酸化シリコン膜等からなる第3層間絶縁膜7を形成 する。第3層間絶縁膜7の膜厚は、約500~1500 nmが好ましい。

【0126】次に工程(22)に示すように、画素電極 9 a と第1バリア層80 a とを電気的に接続するための 応性イオンビームエッチング等のドライエッチングによ り形成する。テーパ状にするためにウェットエッチング を迫加しても良い。

【0127】次に工程(23)に示すように、第3層間 絶縁膜7の上に、スパッタリング等により、ITO膜等 の透明導電性薄膜9を、約50~200nmの厚さに堆 積し、更に工程(24)に示すように、フォトリソグラ フィ工程及びエッチング工程等により、画素電極9aを 形成する。尚、当該電気光学装置を反射型として用いる 場合には、A1等の反射率の高い不透明な材料から画素 50 いては第1実施形態の場合と同様である。

電極9aを形成してもよい。

【0128】以上説明したように本実施形態における製 造プロセスによれば、比較的少ない工程数で且つ比較的 簡単な各工程を用いて上述した第1実施形態の電気光学 装置を製造できる。

【0129】 (第2実施形態) 本発明の第2実施形態に おける電気光学装置の構成について、図9から図11を 参照して説明する。図9は、第2実施形態におけるデー タ線、走査線、画素電極等が形成されたTFTアレイ基 10 板の相隣接する複数の画素群の平面図であり、図10 は、そのA-A'断面図であり、図11は、そのB-B'断面図である。また、図10及び図11において は、各層や各部材を図面上で認識可能な程度の大きさと するため、各層や各部材毎に縮尺を異ならしめてある。 尚、図9から図11に示した第2実施形態において図2 から図4に示した第1実施形態と同様の構成要素につい ては、同様の参照符号を付し、その説明は省略する。

【0130】図9から図11において、第2実施形態で は、半導体層1aの高濃度ドレイン領域1eにコンタク トホール88aを介して電気的に接続されておりデータ 線6aと同一層から構成された中継導電層6bと、画素 電極9aにコンタクトホール88cを介して電気的に接 続された遮光性の導電層からなる第1バリア層90aと を備えている。そして、中継導電層6 b と第1バリア層 90aとは、データ線6a及び中継導電層6b上に形成 された第2層間絶縁膜4を介して対向配置されており、 この第2層間絶縁膜4に開孔されたコンタクトホール8 8 b を介して相互に電気的に接続されている。他方、第 2 実施形態では、第 1 バリア層 9 0 a と同一の遮光性の 30 導電層からなる第2バリア層90bが設けられており、 第2バリア層90bと容量線3bとは、コンタクトホー ル88dを介して電気的に接続されている。これによ り、第2バリア層90bを蓄積容量電極とし、かつ隣接 する画素群と接続することにより、容量線として代用で きる。この場合、容量線3bを蓄積容量電極として、各 画素毎に島状に形成しても良い。これにより、画素開口 率を大きくすることができる。また、第2バリア層90 bと容量線3bを電気的に接続することにより、容量線 を2重で形成することができ、冗長構造が実現できる。 コンタクトホール8bを、反応性イオンエッチング、反 40 図9に示すように、第2バリア層90bは、平面的に見 て第1バリア層90aが存在する領域の周囲を除き画素 電極9 a の間隙を覆う格子状に設けられており、画素開 口領域のうちデータ線 6 a 及び走査線 3 a に夫々沿った 左右辺及び上下辺を規定する。この場合にも第1実施形 態の場合と同じく、第2バリア層90bの縁部分は、画 素電極9aの縁部分に若干重ねられる。尚、第1バリア 層90aと第2バリア層90bとの間隙については、中

継導電層 6 b や対向基板側の第2遮光膜23で覆うこと

により、簡単に光漏れを防止できる。その他の構成につ

【0131】このように第2実施形態では、二つの中継 用の導電層である中継導電層6b及び第1バリア層90 aにより、画素電極9aから半導体層1aまでを良好に 中継可能となる。特に画素電極9aがITO膜からなり データ線6aがA1膜からなる場合には、両者との間で 良好に電気的な接続が得られるTi、Cr、W等の高融 点金属等から構成するのが好ましい。

【0132】また、図11に示すように、データ線6a が容量線3bとバリア層90bとの間に誘電体膜である 第1層間絶縁膜81及び第2層間絶縁膜4を介して挟持 10 された構成においては、データ線6aには、電位がより 安定した容量線3b及び第2バリア層90bとの間で容 量が付加される。このため、データ線6aの容量を電位 揺れを招かないような適度な大きさに設定でき、データ 線6aを介しての画像信号の画素電極9aへの供給にお ける鸖き込み能力不足を阻止できる。

【0133】このようなA1膜と同一膜からなる中継導 電層6 bは、例えば、第1 実施形態の製造プロセスにお ける工程 (18) において、高濃度ドレイン領域1eに おいて、このコンタクトホール88aの部分を含めて高 濃度ドレイン領域1 e の上方に中継導電層6 b を形成す るのに、工程(19)で形成したAI膜に対してフォト リソグラフィ工程及びエッチング工程等を施せばよい。 更に第2層間絶縁膜4並びに第1バリア層90a及び第 2バリア届90bについては、データ線6a及び中継導 電扇6 b上に、第1実施形態における工程(13)から 工程(16)と同様のプロセスにより形成すればよい。 【0134】 (第3実施形態) 本発明の第3実施形態に 説明する。図12は、第3実施形態におけるデータ線、 走査線、画素電極等が形成された断面図に対応する断面 図である。また、図12においては、各層や各部材を図 面上で認識可能な程度の大きさとするため、各層や各部 材毎に縮尺を異ならしめてある。 尚、図12に示した第 3 実施形態において図10に示した第2 実施形態と同様 の構成要素については、同様の参照符号を付し、その説 明は省略する。

【0135】図12において、第3実施形態では、第2 実施形態とは異なり、中継導電層6bを用いることな く、第1バリア層90a'で直接高濃度ドレイン領域1 eとの間で電気的な接続がとれるように構成されてい る。その他の構成については、第2実施形態の場合と同 様である。

【0136】従って、第3実施形態によれば、画素電極 9 a を構成する I T O 膜と電気的に相性の良い高融点金 属膜から構成される第1バリア層90a'により、画素 電極9aと高濃度ドレイン領域1eとを電気的に中継接 続することができる。

【0137】 (第4実施形態) 本発明の第4実施形態に 50 示が可能となり、画素開口領域を広げることも可能とな

おける電気光学装置の構成について、図13から図15 を参照して説明する。図13は、第4実施形態における データ線、走査線、画素電極等が形成されたTFTアレ イ基板の相隣接する複数の画素群の平面図であり、図1 4は、そのA-A'断面図であり、図15は、そのB-B' 断面図である。また、図14及び図15において は、各層や各部材を図面上で認識可能な程度の大きさと するため、各層や各部材毎に縮尺を異ならしめてある。 尚、図13から図15に示した第4実施形態において図 2から図4に示した第1実施形態と同様の構成要素につ いては、同様の参照符号を付し、その説明は省略する。 【0138】図13から図15において、第4実施形態 では、第1実施形態とは異なり、第1遮光膜11a,が 相隣接する画素電極9aの間隙を縫って格子状に形成さ れており、容量線3bがコンタクトホール15を介して 各画素毎に第1遮光腺11a'に電気的に接続されてい る。第1遮光膜11a'を容量線3bの冗長配線として 機能させることが可能であり、容量線3bの低抵抗化を 図ることにより蓄積容量70の電位を安定化させること 至るコンタクトホール88aを開孔し、工程(20)に 20 ができる。また、この構成では、第1遮光膜11 a'を 容量線として代用することで、容量線3bを各画素毎に 島状の蓄積容量電極として構成しても良い。これによ り、画素開口率を大きくすることができる。また、第2 実施形態と組み合わせることで、容量線3bを第1遮光 膜11a'と第2バリア層90bと電気的に接続するこ とにより、蓄積容量を形成するための容量線を3重配線 にしても良い。容量線3bを蓄積容量電極として島状に 各画素毎に形成する場合は、第1遮光膜11a'と第2 バリア層90bは蓄積容量電極を介して電気的に接続さ おける電気光学装置の構成について、図12を参照して 30 れかつ隣接する画素と接続されている。尚、コンタクト ホール15と第2バリア層80bと容量線3bとを接続 するためのコンタクトホール8 c とが異なる平面位置に 開孔することにより、コンタクトホール15及びコンタ クトホール8 c における接続不良を防止することができ

【0139】更に、図14及び図15に示すようにTF Tアレイ基板10'は、配線やTFT30の少なくとも 一部が凹状に窪んで形成されており、上側表面が平坦に 形成されている。この結果、データ線6a、走査線3 a、容量線3b等の配線やTFT30の形成された平面 領域における第3層間絶縁膜7の表面が平坦化されてい る。その他の構成については第1実施形態の場合と同様

【0140】従って、第4実施形態によれば、データ線 6に重ねて走査線3a、TFT30、容量線3b等が形 成される領域との画素開口領域との段差が低減される。 このようにして画素電極 9 a が平坦化されているので、 当該平坦化の度合いに応じて液晶層50のディスクリネ ーションを低減できる。この結果、より髙品位の画像表 る。

【0141】尚、このようなTFTアレイ基板10'に 溝を形成することによる平坦化ではなく、例えば、CM P (Chemical Mechanincal Polishing) 処理、スピン コート処理、リフロー法等により行ったり、有機SOG (Spin On Glass) 膜、無機SOG膜、ポリイミド膜 等を利用して第2層間絶縁膜4や第3層間絶縁膜7にお ける平坦化を行なってもよい。尚、上述の構成は第1実 施形態、第2実施形態及び第3実施形態にも適用可能で ある。

【0142】(電気光学装置の全体構成)以上のように 構成された各実施形態における電気光学装置の全体構成 を図16及び図17を参照して説明する。尚、図16 は、TFTアレイ基板10をその上に形成された各構成 要素と共に対向基板20の側から見た平面図であり、図 17は、図16のH-H'断面図である。

【0143】図16において、TFTアレイ基板10の 上には、シール材52がその縁に沿って設けられてお り、その内側に並行して、例えば第2遮光膜23と同じ 或いは異なる材料から成る画像表示領域の周辺を規定す る額縁としての第3遮光膜53が設けられている。シー ル材52の外側の領域には、データ線6aに画像信号を 所定タイミングで供給することによりデータ線6aを駆 動するデータ線駆動回路101及び外部回路接続端子1 02がTFTアレイ基板10の一辺に沿って設けられて おり、走査線3aに走査信号を所定タイミングで供給す ることにより走査線3aを駆動する走査線駆動回路10 4が、この一辺に隣接する2辺に沿って設けられてい る。 走査線3 a に供給される走査信号遅延が問題になら いことは言うまでもない。また、データ線駆動回路10 1を画像表示領域の辺に沿って両側に配列してもよい。 例えば奇数列のデータ線は画像表示領域の一方の辺に沿 って配設されたデータ線駆動回路から画像信号を供給 し、偶数列のデータ線は前記画像表示領域の反対側の辺 に沿って配設されたデータ線駆動回路から画像信号を供 給するようにしてもよい。この様にデータ線を櫛歯状に 駆動するようにすれば、データ線駆動回路の占有面積を 拡張することができるため、複雑な回路を構成すること が可能となる。更にTFTアレイ基板10の残る一辺に は、画像表示領域の両側に設けられた走査線駆動回路1 04間をつなぐための複数の配線105が設けられてい る。また、対向基板20のコーナー部の少なくとも1箇 所においては、TFTアレイ基板10と対向基板20と の間で電気的な導通をとるための導通材106が設けら れている。そして、図17に示すように、図16に示し たシール材52とほぼ同じ輪郭を持つ対向基板20が当 該シール材52によりTFTアレイ基板10に固着され ている。尚、TFTアレイ基板10上には、これらのデ ータ線駆動回路101、走査線駆動回路104等に加え 50 入射することとしたが、第1遮光膜11a(あるいは1

て、複数のデータ線 6 a に画像信号を所定のタイミング で印加するサンプリング回路、複数のデータ線6aに所 定電圧レベルのプリチャージ信号を画像信号に先行して 各々供給するプリチャージ回路、製造途中や出荷時の当 該電気光学装置の品質、欠陥等を検査するための検査回 路等を形成してもよい。尚、本実施の形態によれば、対 向基板20上の第2遮光膜23はTFTアレイ基板10 上の遮光領域よりも小さく形成すれば良く、電気光学装

置の用途により、容易に取り除くことができる。

【0144】以上図1から図17を参照して説明した各 実施形態では、データ線駆助回路101及び走査線駆動 回路104をTFTアレイ基板10の上に設ける代わり に、例えばTAB (Tape Automated bonding) 基板上 に実装された駆動用LSIに、TFTアレイ基板10の 周辺部に設けられた異方性導電フィルムを介して電気的 及び機械的に接続するようにしてもよい。また、対向基 板20の投射光が入射する側及びTFTアレイ基板10 の出射光が出射する側には各々、例えば、TN(Twiste d Nematic) モード、VA (Vertically Aligned) モ 20 -F, PDLC (Polymer Dispersed Crystal) #-ド等の動作モードや、ノーマリーホワイトモード/ノー マリーブラックモードの別に応じて、偏光フィルム、位 相差フィルム、偏光版などが所定の方向で配置される。 【0145】以上説明した各実施形態における電気光学 装置は、プロジェクタに適用されるため、3枚の電気光 学装置がRGB用のライトバルブとして各々用いられ、 各ライトバルブには各々RGB色分解用のダイクロイッ クミラーを介して分解された各色の光が投射光として各 々入射されることになる。従って、各実施形態では、対 ないのならば、走査線駆動回路104は片側だけでも良 30 向基板20に、カラーフィルタは設けられていない。し かしながら、第2遮光膜23の形成されていない画素電 極9aに対向する所定領域にRGBのカラーフィルタを その保護膜と共に、対向基板20上に形成してもよい。 このようにすれば、液晶プロジェクタ以外の直視型や反 射型のカラー電気光学装置に各実施形態における電気光 学装置を適用できる。更に、対向基板20上に1画素1 個対応するようにマイクロレンズを形成してもよい。 あ るいは、TFTアレイ基板10上のRGBに対向する画 素電極 9 a 下にカラーレジスト等でカラーフィルタ層を 40 形成することも可能である。このようにすれば、入射光 の集光効率を向上することで、明るい電気光学装置が実 現できる。更にまた、対向基板20上に、何屈もの屈折 率の相違する干渉層を堆積することで、光の干渉を利用 して、RGB色を作り出すダイクロイックフィルタを形 成してもよい。このダイクロイツクフィルタ付き対向基 板によれば、より明るいカラー電気光学装置が実現でき

【0146】以上説明した各実施形態における電気光学 装置では、従来と同様に入射光を対向基板20の側から

1 a') を設けているので、TFTアレイ基板10の側 から入射光を入射し、対向基坂20の側から出射するよ うにしても良い。即ち、このように電気光学装置をプロ ジェクタに取り付けても、半導体層1 a のチャネル領域 1 a '及び低濃度ソース領域1b及び低濃度ドレイン領 域1 cに光が入射することを防ぐことが出来、高画質の 画像を表示することが可能である。ここで、従来は、T FTアレイ基板10の裏面側での反射を防止するため に、反射防止用のAR (Anti Reflection) 被膜された 偏光板を別途配置したり、ARフィルムを貼り付ける必 10 要があったが、各実施形態では、TFTアレイ基板10 の表面と半導体層 1 a の少なくともチャネル領域 1 a ' 及び低濃度ソース領域1b及び低濃度ドレイン領域1c との間に第1遮光膜11a(あるいは11a)が形成 されているため、このようなAR被膜された偏光板やA Rフィルムを用いたり、TFTアレイ基板10そのもの をAR処理した基板を使用する必要が無くなる。従っ て、各実施形態によれば、材料コストを削減でき、また 偏光板貼り付け時に、ごみ、傷等により、歩留まりを落 とすことがなく大変有利である。また、耐光性が優れて 20 いるため、明るい光源を使用したり、偏光ビームスプリ ッタにより偏光変換して、光利用効率を向上させても、 光によるクロストーク等の画質劣化を生じない。

【0147】また、各画素に設けられるスイッチング素 子としては、正スタガ型又はコプラナー型のポリシリコ ンTFTであるとして説明したが、逆スタガ型のTFT やアモルファスシリコンTFT等の他の形式のTFTに 対しても、各実施形態は有効である。

【0148】 (電子機器) 次に、以上詳細に説明した電 気光学装置100を備えた電子機器の実施の形態につい 30 て図18から図20を参照して説明する。

【0149】先ず図18に、このように電気光学装置1 00を備えた電子機器の概略構成を示す。

【0150】図18において、電子機器は、表示情報出 力源1000、表示情報処理回路1002、駆動回路1 004、電気光学装置100、クロック発生回路100 8並びに電源回路1010を備えて構成されている。表 示情報出力源1000は、ROM(Read Only Memor y) 、RAM (Random Access Memory) 、光ディスク 装置などのメモリ、画像信号を同調して出力する同調回 40 る。 路等を含み、クロック発生回路1008からのクロック 信号に基づいて、所定フォーマットの画像信号などの表 示情報を表示情報処理回路1002に出力する。表示情 報処理回路1002は、増幅・極性反転回路、シリアル ーパラレル変換回路、ローテーション回路、ガンマ補正 回路、クランプ回路等の周知の各種処理回路を含んで構 成されており、クロック信号に基づいて入力された表示 情報からデジタル信号を順次生成し、クロック信号CL Xと共に駆動回路1004に出力する。駆動回路100 4は、電気光学装置100を駆動する。電源回路101 50 の相隣接する複数の画素群の平面図である。

0は、上述の各回路に所定電源を供給する。 尚、電気光 学装置100を構成するTFTアレイ基板の上に、駆動 回路1004を搭載してもよく、これに加えて表示情報 処理回路1002を搭載してもよい。

【0151】次に図19から図20に、このように構成 された電子機器の具体例を各々示す。

【0152】図19において、電子機器の一例たるプロ ジェクタ1100は、上述した駆動回路1004がTF Tアレイ基板上に搭載された電気光学装置100を含む ライトバルブを3個用意し、各々RGB用のライトバル ブ100R、100G及び100Bとして用いたプロジ ェクタとして構成されている。プロジェクタ1100で は、メタルハライドランプ等の白色光源のランプユニッ ト1102から投射光が発せられると、3枚のミラー1 106及び2枚のダイクロイツクミラー1108によっ て、RGBの3原色に対応する光成分R、G、Bに分け られ、各色に対応するライトバルブ100R、100G 及び100Bに各々導かれる。この際特にB光は、長い 光路による光損失を防ぐために、入射レンズ1122、 リレーレンズ1123及び出射レンズ1124からなる リレーレンズ系1121を介して導かれる。そして、ラ イトバルブ100R、100G及び100Bにより各々 変調された3原色に対応する光成分は、ダイクロイック プリズム1112により再度合成された後、投射レンズ 1114を介してスクリーン1120にカラー画像とし て投射される。

【0153】図20において、電子機器の他の例たるマ ルチメディア対応のラップトップ型のパーソナルコンピ ュータ (PC) 1200は、上述した電気光学装置10 Oがトップカバーケース内に設けられており、更にCP U、メモリ、モデム等を収容すると共にキーボード12 02が組み込まれた本体1204を備えている。

【0154】以上図19から図20を参照して説明した 電子機器の他にも、液晶テレビ、ビューファインダ型又 はモニタ直視型のビデオテープレコーダ、カーナビゲー ション装置、電子手帳、電卓、ワードプロセッサ、エン ジニアリング・ワークステーション (EWS)、携帯電 話、テレビ電話、POS端末、タッチパネルを備えた装 置等などが図18に示した電子機器の例として挙げられ

【0155】以上説明したように、本実施の形態によれ ば、製造効率が高く高品位の画像表示が可能な電気光学 装置を備えた各種の電子機器を実現できる。

### 【図面の簡単な説明】

【図1】第1実施形態の電気光学装置における画像表示 領域を構成するマトリクス状の複数の画素に設けられた 各種素子、配線等の等価回路である。

【図2】第1実施形態の電気光学装置におけるデータ 線、走査線、画素電極等が形成されたTFTアレイ基板 37

【図3】図2のA-A'断面図である。

【図4】図2のB-B'断面図である。

【図5】第1実施形態の電気光学装置の製造プロセスを順を追って示す工程図(その1)である。

【図6】第1実施形態の電気光学装置の製造プロセスを順を追って示す工程図(その2)である。

【図7】第1実施形態の電気光学装置の製造プロセスを順を追って示す工程図(その3)である。

【図8】第1実施形態の電気光学装置の製造プロセスを順を追って示す工程図(その4)である。

【図9】第2実施形態の電気光学装置におけるデータ 線、走査線、画素電極等が形成されたTFTアレイ基板 の相隣接する複数の画素群の平面図である。

【図10】図10のA-A' 断面図である。

【図11】図10のB-B'断面図である。

【図12】第3実施形態の電気光学装置の断面図である。

【図13】第4実施形態の電気光学装置におけるデータ 線、走査線、画素電極、遮光膜等が形成されたTFTア レイ基板の相隣接する複数の画素群の平面図である。

【図14】図13のA-A' 断面図である。

【図15】図13のB-B' 断面図である。

【図16】各実施形態の電気光学装置におけるTFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。

【図17】図16のH-H'断面図である。

【図18】本発明による電子機器の実施の形態の概略構成を示すブロック図である。

【図19】電子機器の一例としてプロジェクタを示す断面図である。

【図20】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。

【符号の説明】

1 a …半導体層

1 a'…チャネル領域

1 b…低濃度ソース領域

1c…低濃度ドレイン領域

1 d…高濃度ソース領域

1 e…高濃度ドレイン領域

1 […第1蓄積容量電極

2…絶縁薄膜

3 a …走査線

3 b …容量線

4…第2層間絶縁膜

5…コンタクトホール

10 6 a …データ線

6 b…中継導電層

7…第3層間絶縁膜

8 a …コンタクトホール

8 b …コンタクトホール

9 a …画素電極

10…TFTアレイ基板

1 1 a … 第 1 遮光膜

12…下地絶縁膜

16…配向膜

20 20…対向基板

21…対向電極

22…配向膜

23…第2遮光膜

 $3\ 0\cdots T\ F\ T$ 

50…液晶層

70…蓄積容量

70a…第1蓄積容量

70b…第2蓄積容量

80a…第1バリア層

30 80b…第2バリア層


81…第1層間絶縁膜

88a…コンタクトホール


886…コンタクトホール


88c…コンタクトホール 88d…・コンタクトホール


[図3]





【図4】














## フロントページの続き

Fターム(参考) 2H091 FA34Y FB08 FC02 FC10

FC26 FD04 FD22 GA13 LA11

LA17 MA07

2H092 GA59 JA25 JA29 JA38 JA42

JA44 JA46 JA47 JB13 JB23

JB32 JB33 JB38 JB54 JB58

JB63 JB69 KA07 KB22 NA07

NA25 NA27 NA28 PA03 PA09

RA05

5C094 BA03 BA43 CA19 CA24 DA15

EA04 EA05 EA07 EB02 EC01

5F110 AA02 AA06 AA26 AA30 BB01

BB02 CC02 DD02 DD03 DD05

DD12 DD13 DD14 DD21 DD25

EE04 EE05 EE09 EE14 EE45

FF02 FF03 FF09 FF23 FF30

FF32 GG02 GG13 GG25 GG32

GG47 GG52 HJ01 HJ04 HJ13

HL02 HL03 HL04 HL05 HL08

HL11 HL23 HM14 HM15 HM17

HM18 HM19 NN03 NN04 NN22

NN23 NN24 NN25 NN26 NN35

NN42 NN44 NN45 NN46 NN47

NN48 NN54 NN72 NN73 PP01

PP02 PP03 PP10 PP13 QQ01

QQ11 QQ19